数字电路内建自测试方法的研究

论文摘要

随着集成电路技术的不断发展,为了提高测试质量并降低测试成本,各种可测性设计方法得到了广发应用。其中,内建自测试（Built-in Self Test, BIST）是指能够使一个芯片或电路板对自己进行测试的技术和电路配置,它具有测试生成过程短、测试复杂程度低和故障检测率高等优点,并且能节约测试成本、缩短测试时间、提高系统的可测性和可靠性,逐渐被认可为今后可测性设计技术的一个重要组成部分。特别是在武器系统中,电路的内建自测试更是得到了广泛关注和深入研究。本文主要研究了内建自测试的总体测试方案,详细分析了内建自测试应用中的关键问题,对缩短测试时间、减少测试序列长度和降低响应分析的混淆率提出了新的解决方法。主要的工作包括:首先,本论文深入研究数字电路的故障模型、测试的基本理论、自动测试向量生成的各种算法,并在D算法和功能测试算法的基础上,设计开发了研究测试向量的数字电路测试矢量生成软件,它能在输入电路结构后自动生成预设故障的测试矢量,并完成测试验证功能。其次,在此测试生成平台的基础上,论文还研究了内建自测试的测试矢量生成方法,详细分析了线性反馈移位寄存器（LFSR）生成伪随机序列的方法,给出了LFSR反馈形式与初始状态的选择方法。并对LFSR进行改进使其包含全零状态而得到完全伪随机序列。为了剔除伪随机测试序列中包含的许多无用序列,降低测试序列的长度,本文提出了种子重播方法,按照由确定性算法生成的测试矢量求得LFSR的种子,在测试时将种子加载至改进后的LFSR中,这样便可由该LFSR快速地生成所需的测试序列。然后,本文还研究了人体细胞免疫的机理,根据免疫过程提出了基于细胞免疫的BIST测试响应分析方法。在分析处理之前,利用LFSR进行响应数据压缩。对得到的响应压缩值运用细胞免疫法进行故障分析处理。该方法具有快速定位故障和混淆率低的优点。最后,利用内建自测试的方法完成标准电路故障测试试验。试验表明本文所提测试方法具有高故障检测率,并且能降低测试序列长度从而缩短测试时间,使得测试性能得到全面提升。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 数字电路测试的研究目的和意义
• 1.2 数字电路测试的发展与研究现状
• 1.2.1 自动测试向量生成技术的发展现状
• 1.2.2 可测性设计和内建自测试的发展现状
• 1.3 课题的来源与意义
• 1.4 主要研究内容
• 第2章 数字电路测试的基本理论
• 2.1 故障类型与故障建模
• 2.1.1 单固定型故障
• 2.1.2 多固定型故障
• 2.1.3 桥接故障
• 2.1.4 故障等价与压缩
• 2.2 故障模拟
• 2.2.1 串行故障模拟
• 2.2.2 并行故障模拟
• 2.2.3 演绎故障模拟
• 2.3 自动测试向量生成方法的研究
• 2.3.1 ATPG方法的分类
• 2.3.2 组合电路测试向量生成算法
• 2.3.3 时序电路测试向量生成算法
• 2.4 本章小结
• 第3章 内建自测试的矢量生成方法研究
• 3.1 内建自测试总体设计方案
• 3.2 伪随机序列生成电路
• 3.2.1 LFSR序列与反馈多项式的关系
• 3.2.2 LFSR产生序列的特性
• 3.2.3 设计伪随机序列发生电路
• 3.3 LFSR重新播种
• 3.3.1 播种方法介绍
• 3.3.2 确定性算法生成测试矢量
• 3.3.3 BIST矢量生成模块的设计
• 3.4 本章小结
• 第4章 内建自测试的响应分析方法研究
• 4.1 响应数据压缩
• 4.1.1 奇偶压缩
• 4.1.2 1 计数压缩
• 4.1.3 跳变次数压缩
• 4.2 特征分析压缩法
• 4.2.1 特征分析原理
• 4.2.2 串行输入特征寄存器
• 4.2.3 多输入的特征分析
• 4.3 基于细胞免疫机理的响应分析法
• 4.3.1 细胞免疫机理介绍
• 4.3.2 细胞免疫响应分析法
• 4.3.3 故障字典
• 4.4 本章小结
• 第5章 电路测试试验与结果分析
• 5.1 标准电路
• 5.2 故障模拟的实现
• 5.3 实验结果分析
• 5.3.1 确定性算法测试结果
• 5.3.2 内建自测试试验结果分析
• 5.4 本章小结
• 结论
• 参考文献
• 攻读学位期间发表的学术论文
• 致谢