基于可编程片上系统的软件无线电解调器设计

论文摘要

软件无线电是当前无线通信领域的研究热点,其理论逐渐走向成熟,并在实际中取得了成功的应用。在软件无线电实现上,各种数字信号处理算法通常采用通用DSP来完成,这样做虽然可以提高系统的灵活性,但实现成本高,功耗、体积大,不适合于手持式移动终端。 由DSP、CPU、专用逻辑以及接口等组成的SOPC(可编程片上系统),是集成电路的发展方向,其突出优点体现在体积小,功耗低和制造成本低等方面,因而近年来成为众多软件无线电设计者所推崇的设计方法。 本文基于可编程片上系统,设计了一个软件无线电解调器,该解调器使用了一种新的结构:CORDIC(Coordinate Rotation Digital Computer,坐标旋转计算器)计算模块与RISC CPU结合。在这种结构下,本文对多种数字调制方式进行了解调仿真,使用过采样消除噪声等技术,大大提高了解调性能,是一种既通用又高效的解调平台。 本文设计了两个CORDIC模块,在0.35/μm的CMOS工艺下完成了ASIC综合,其最高工作频率可以达到190MHz。设计了两个32位RISC CPU模块,它们都完成了FPGA验证,其中CPU1还完成了ASIC前端设计,在0.35/μm的CMOS工艺下,最高工作频率可达到230MHz。最后,以CORDIC模块和RISC CPU模块为核心,结合FPGA的存储器资源,完成了整个解调器的FPGA设计,并通过了时序验证。

论文目录

• 摘要
• Abstract
• 引言
• 1 解调器总体设计
• 1.1 软件无线电接收机模型
• 1.2 软件无线电调制解调原理
• 1.2.1 正交调制介绍
• 1.2.2 各种数字正交调制方式的解调原理
• 1.2.3 载波恢复及其发展趋势
• 1.3 解调器的总体设计
• 1.4 本文的主要工作
• 2 解调器的关键算法及解调实现方法
• 2.1 CORDIC算法
• 2.1.1 CORDIC算法原理
• 2.1.2 CORDIC算法误差
• 2.2 基于过采样技术的噪声抵消
• 2.3 载波同步的实现
• 2.4 自适应判决门限
• 3 ASIC前端设计方法
• 3.1 ASIC设计介绍
• 3.1.1 基于标准单元的ASIC设计
• 3.1.2 ASIC低功耗设计技术
• 3.1.3 ASIC同步设计原则
• 3.2 ASIC前端设计流程
• 4 解调器的ASIC设计
• 4.1 解调器的系统级仿真
• 4.2 鉴幅／鉴相及载波恢复CORDIC的ASIC设计
• 4.2.1 CORDIC2模块的系统级仿真及实现方案选择
• 4.2.2 CORDIC模块的电路设计
• 4.3 判决处理器CPU1的ASIC设计
• 4.3.1 判决处理器CPU1的功能描述及总体设计
• 4.3.2 处理器的指令集、指令译码器设计
• 4.3.3 数据通道设计
• 4.3.4 幅值量化及扩展逻辑
• 4.3.5 判决处理器的FPGA验证及ASIC综合
• 4.4 估值处理器CPU2设计及其FPGA验证
• 4.4.1 处理器指令集、指令译码器设计
• 4.4.2 幅度统计逻辑设计
• 4.4.3 估值处理器的FPGA仿真验证
• 4.5 解调器的FPGA验证
• 结论
• 参考文献
• 附录A 基于标准单元的ASIC设计流程
• 攻读硕士学位期间发表学术论文情况
• 致谢
• 大连理工大学学位论文版权使用授权书