基于电压降低的IO级联MOS的ESD结构压缩研究和设计

论文摘要

本文研究了根据特定的要求将一个CMOS 0.18工艺输入信号为3.3V和5V混合的IO标准单元库面积缩小的过程。在缩小之前IO库中基本的单元尺寸是69um X 380um。要求规定新的IO标准单元库的最大输入信号是3.3V,IO库中的基本单元尺寸为宽不大于80um,长不大于250um。IO单元的面积主要决定于它的ESD保护结构,压缩以前CMOS基本单元库用的是级联的MOS管(stacked MOS)ESD保护结构。这个结构的优点是,不采用增加栅氧化厚度的方法,在5V信号输入时能防止电子迫于压力穿过栅氧化层,形成漏电流通路。但这种级联MOS管的结构在ESD保护性能上没有单MOS的ESD结构好,因此在最大电压下降到3.3V时,改用单MOS的ESD保护结构来节省面积。

论文目录

• 摘要
• ABSTRACT
• 1 绪论
• 1.1 引言
• 1.2 论文的结构
• 2 ESD 保护的研究
• 2.1 ESD 常见的模型
• 2.1.1 人体模型（HBM ，Human Body Model）
• 2.1.2 机器模型（MM，Machine Mode）
• 2.1.3 充电器件模型（CDM，Charge Device Model）
• 2.1.4 三种模型的比较
• 2.2 ESD 的测试方法
• 2.2.1 HBM 的测试
• 2.2.2 CDM 的测试
• 2.3 ESD 保护电路的原理
• 2.4 ESD 常用保护器件
• 2.4.1 二极管（diode）
• 2.4.2 栅极接地MOS 管（GGNMOS,Gate-Ground NMOSFET）
• 2.4.3 栅极耦合MOS 管（GCNMOS,Gate-Coupled NMOSFET）
• 2.5 ESD 典型的设计结构
• 2.6 ESD 电流通路
• 2.6.1 PS 模式下PAD, VSS 之间的ESD 低阻旁路
• 2.6.2 NS 模式下VSS，PAD 之间ESD 低阻旁路
• 2.6.3 PD 模式下PAD，VDD 之间ESD 低阻旁路
• 2.6.4 ND 模式下VDD，PAD 之间ESD 低阻旁路
• 2.6.5 VDD，VSS 之间ESD 低阻旁路
• 2.6.6 电源线之间ESD 低阻旁路
• 2.6.7 PAD，PAD 之间ESD 低阻旁路
• 3 对现有的库进行面积压缩
• 3.1 对现有的I/O 单元库进行压缩的可行性分析
• 3.2 完整的单元库中输出驱动级与ESD 保护结构
• 3.3 压缩I/O 单元库的电路设计
• 3.3.1 对IO 单元输出驱动部分面积的缩小
• 4 由于IO 单元的噪声控制电路的设计
• 4.1 电源线噪声产生的原理
• 4.2 IO 单元库中电源噪声控制电路的设计
• 4.2.1 压缩后的IO库与压缩前IO设计参数的比较
• 4.2.2 SSO（Simultaneously Switching Outputs）模拟的基本原理和结果比较
• 4.2.3 Sso 结果比较
• 4.2.4 在弃用两条电源线后的IO 库ESD 防护网路
• 5 对现有的库进行面积压缩的版图设计
• 5.1 对版图布局的设计
• 5.2 版图层次结构设计
• 5.2.1 版图层次
• 5.2.2 放置PAD相关版图
• 5.2.3 大尺寸的 NMOS 管
• 5.2.4 Pre-driver 部分的版图设计
• 5.3 改建 IO 库前后版图尺寸的对比
• 6 结论
• 参考文献
• 附录1 VOH 的HSPICE 输入文件
• 附录2 VOL 的HSPICE 输入文件
• 附录3 IOH 的HSPICE 输入文件
• 附录4 IOL 的HSPICE 输入文件
• 附录5 对IOCELL 上升下降时间以及CELL DELAY 时间的测试输入文件
• 致谢
• 攻读学位期间发表的学术论文
• 上海交通大学学位论文答辩决议书