嵌入式SRAM性能模型与优化

论文摘要

随着半导体制造工艺和集成电路设计能力的不断进步,人们已经能够把包括处理器、存储器、模拟电路、接口逻辑甚至射频电路集成到一个芯片上,这就是系统级芯片（System-on-Chip,SoC）。随着数据吞吐量不断上升以及系统低功耗要求,系统级芯片对存储器的需求越来越大。据预测,到2010年,约90%的硅片面积将被具有不同功能的存储器所占据,嵌入式存储器将成为支配整个系统的决定性因素。嵌入式静态随机存储器（Static Random Access Memory,SRAM）以其低功耗、高速的优点而成为嵌入式存储器中不可或缺的重要组成部分,它在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用。本文针对嵌入式SRAM性能模型、结构优化和存储单元尺寸优化进行了深入研究。首先针对嵌入式SRAM结构,采用多元线性回归方法分析SRAM宏单元性能指标,采用解析方法分析控制电路延时,结合以上这两种方法建立嵌入式SRAM性能混合模型,该模型清晰划分两种建模方法的各自适用范围,提高了模型精度;其次以该混合模型为基础建立存储体性能目标函数,采用仿生优化算法—蚂蚁算法优化嵌入式SRAM结构,使之达到最优设计;最后综合考虑面积、功耗、速度以及可靠性等因素,建立静态6-T存储单元面积、功耗、延时以及静态噪声容限方程,分析了“读破坏”和“写破坏”的晶体管尺寸约束,优化了6-T存储单元尺寸,提高了嵌入式SRAM性能。为了在实际芯片系统中实现嵌入式SRAM设计以及验证本文提出的优化方法,本文以Garfield20系统芯片1为实验平台,该芯片内嵌A720T嵌入式微处理器和片上存储器（Scratch-Pad memory,SPM）,其中A720T处理器以ARM7TDMI为内核,集成8K byte高速缓存（Cache）。本文以该芯片中的SPM和Cache为设计优化对象,分别采用编译器方法和全定制设计方法设计SPM和Cache中SRAM单元,芯片测试结果表明存储器功能正确可靠,提高了系统执行指令的速度;采用结构优化方法优化SPM结构,实验数据表明优化后的SPM动态功耗降低了25%,而面积和延时仅仅增大了8%和2%（系统要求功耗优先）。6-T存储单元尺寸优化技术应用于Cache存储体的优化,实验数据表明优化后的A720T面积降低了12%,功耗降低了10%。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 研究背景
• 1.2 嵌入式存储器简介
• 1.2.1 嵌入式存储器分类
• 1.2.2 嵌入式存储器优势
• 1.2.3 嵌入式存储器发展现状
• 1.3 论文主要工作和创新点
• 1.3.1 论文主要工作
• 1.3.2 论文创新点
• 1.4 论文结构
• 第二章 嵌入式SRAM 研究现状综述
• 2.1 嵌入式SRAM 简介
• 2.1.1 嵌入式SRAM 结构
• 2.1.2 嵌入式SRAM 功耗和延时
• 2.1.3 嵌入式SRAM 设计面临的挑战
• 2.1.4 嵌入式SRAM 设计方法
• 2.2 嵌入式SRAM 面积优化
• 2.3 嵌入式SRAM 功耗优化
• 2.3.1 存储体阵列分割技术
• 2.3.2 脉冲信号技术
• 2.3.3 多阈值、可变阈值技术
• 2.4 嵌入式SRAM 速度优化
• 2.4.1 地址译码器设计优化
• 2.4.2 灵敏放大器设计优化
• 2.5 小结
• 第三章 嵌入式SRAM 性能模型
• 3.1 SRAM 建模方法简介
• 3.2 SRAM 宏模块性能统计模型
• 3.2.1 多元线性回归分析方法介绍
• 3.2.2 采用多元线性回归分析方法的SRAM 性能统计模型
• 3.2.3 SRAM 宏模块性能统计模型校验与验证
• 3.3 控制逻辑电路延时解析模型
• 3.3.1 互连线延时模型
• 3.3.2 基于物理α指数MOSFET 模型的CMOS 反相器延时模型
• 3.3.3 反相器链延时模型
• 3.3.4 静态组合逻辑门延时模型
• 3.4 嵌入式SRAM 性能混合模型
• 3.5 小结
• 第四章 嵌入式SRAM 结构优化
• 4.1 组合优化问题基本理论
• 4.1.1 最优化问题
• 4.1.2 组合优化问题
• 4.1.3 计算复杂性理论
• 4.2 仿生优化算法概述
• 4.3 蚂蚁算法概述
• 4.3.1 蚂蚁算法原理
• 4.3.2 蚂蚁算法模型
• 4.3.3 蚂蚁算法的具体实现
• 4.3.4 蚂蚁算法的优化模型
• 4.3.5 蚂蚁算法的发展
• 4.4 蚂蚁算法在嵌入式SRAM 结构优化问题中的应用
• 4.4.1 嵌入式SRAM 结构优化问题的数学描述
• 4.4.2 嵌入式SRAM 结构优化问题的蚂蚁算法模式
• 4.4.3 算法实现
• 4.4.4 算法步骤
• 4.5 算法实验结果
• 4.5.1 算法中参数选择
• 4.5.2 蚂蚁算法改进
• 4.6 小结
• 第五章 嵌入式SRAM 存储单元尺寸优化
• 5.1 嵌入式SRAM 存储单元面积统计模型
• 5.2 SRAM 字线、位线性能解析模型
• 5.3 嵌入式SRAM 存储单元静态噪声容限分析
• 5.3.1 嵌入式SRAM 存储单元静态噪声容限
• 5.3.2 长沟道SRAM 的SNM 解析模型
• 5.3.3 嵌入式SRAM 的电压传输特性曲线模型
• 5.3.4 嵌入式 SRAM 的SNM 解析模型
• 5.4 嵌入式SRAM 读写可靠性分析
• 5.4.1 读操作可靠性分析
• 5.4.2 写操作可靠性分析
• 5.5 嵌入式SRAM 存储单元尺寸优化
• 5.6 实验结果
• 5.7 小结
• 第六章 系统芯片中嵌入式SRAM 设计及其优化
• 6.1 嵌入式SRAM 在系统芯片中的应用
• 6.2 Garfield20 芯片
• 6.3 Garfield20 芯片中嵌入式SRAM 设计优化
• 6.3.1 SPM 设计优化
• 6.3.2 Cache 中SRAM 设计优化
• 6.4 小结
• 第七章 总结和展望
• 致谢
• 参考文献
• 图表索引
• 攻读博士期间发表论文和研究成果