32位高速浮点乘法器设计技术研究

论文摘要

高性能乘法器是现代数字信号处理器(DSP)中的重要部件,是完成高性能实时数字信号处理和图像处理的关键所在。浮点乘法器具有面积大、延迟长、结构复杂的特点。如何设计出高速、简单且结构规则的浮点乘法器成为广泛关注的问题。过去的十年中,研究者扩展了Booth编码算法的空间,提高了乘法器的性能;改进了部分积压缩技术,使乘法器结构更加规则;以传输管逻辑、多路选择器和动态技术为基础的各种电路实现方法也持续刷新高性能乘法器的实现记录;与此同时,与物理实现紧密相关的乘法器拓扑结构的研究也硕果累累。但不断提高的高性能运算需求使得高性能乘法器的设计和实现仍然是当前的热门话题。本文结合中国电子科技集团第五十八研究所预研项目中的浮点乘法运算部件的设计工作,从延迟、面积、结构复杂性等方面系统地研究了乘法部件的各个过程。在研究了乘法器Booth编码算法,乘法器部分积压缩拓扑结构和高速求和等算法的基础上,分析比较乘法器各部分的不同实现方法,设计了一个高性能的32位浮点并行乘法器,乘法器的指数部分与尾数部分并行运算,缩短了关键路径;采用修正Booth编码缩减了部分积数量;采用结构规整的(4:2)压缩树结构加快部分积的求和,得到Carry、Sum形式的部分积;最后采用高速选择进位加法器求得乘积;验证部分采用基于特征向量和大量随机向量结合的验证方法保证了设计的正确性;包含本乘法器的DSP IP已通过软件、硬件验证;而基于该乘法器的延伸设计的乘法器也已应用到其他DSP中。本文设计的浮点乘法器,采用SMIC 0.18um工艺进行综合,计算机的模拟结果显示该乘法器具有高速、低复杂度的良好性能。在1.8V工作电压,Typical情况下的延时为4.05ns。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 研究意义
• 1.2 研究现状与研究背景
• 1.2.1 高性能处理器中乘法器的应用现状
• 1.2.2 国外乘法器研究现状
• 1.2.3 国内乘法器研究现状
• 1.3 课题来源与研究方法
• 1.4 本文内容及章节安排
• 第二章 乘法器的数据格式
• 2.1 数的表示方法
• 2.2 DSP 中数据类型
• 2.2.1 无符号整数格式
• 2.2.2 有符号整数格式
• 2.2.3 浮点格式数据
• 2.3 舍入与规格化
• 2.4 定点乘法运算
• 2.5 浮点乘法运算
• 2.6 总结
• 第三章 乘法器基本理论与算法
• 3.1 乘法器基本原理
• 3.1.1 乘法定义
• 3.1.2 迭代乘法器
• 3.1.3 线性阵列乘法器
• 3.1.4 并行乘法器
• 3.2 乘法器编码算法
• 3.2.1 阵列乘法器
• 3.2.2 Booth 编码
• 3.2.3 修正Booth 编码
• 3.2.4 Booth3 编码
• 3.2.5 更高基的编码方式
• 3.2.6 符号数Booth2 算法
• 3.2.7 Booth 编码的其他问题
• 3.3 乘法器拓扑结构
• 3.3.1 乘法器拓扑结构
• 3.3.2 拓扑结构总结
• 3.4 加法器
• 3.4.1 全加器
• 3.4.2 行波进位加法器
• 3.4.3 超前进位加法器
• 3.4.4 选择进位加法器
• 3.4.5 进位保留加法器
• 3.4.6 加法器小结
• 3.5 小结
• 第四章 高速乘法器的VLSI 结构与设计
• 4.1 设计方法
• 4.2 工艺与模拟条件
• 4.3 高速乘法器设计
• 4.3.1 乘法器性能要求
• 4.3.2 乘法器算法选择与结构设计
• 4.3.3 乘法器端口定义
• 4.3.4 乘法器设计
• 4.4 总结
• 第五章 乘法器的验证
• 5.1 验证方法
• 5.2 特征向量验证
• 5.3 随机向量验证
• 5.4 乘法器门级仿真
• 5.5 乘法器在DSP IP 中的验证
• 5.6 总结
• 第六章 乘法器的应用
• 6.1 乘法器的特点
• 6.2 乘法器的应用
• 6.3 总结
• 第七章 总结与展望
• 7.1 本文的工作
• 7.2 研究成果
• 7.3 研究展望
• 参考文献
• 致谢
• 附录：作者在攻读硕士学位期间发表的论文