基于ARM的PCI北桥设计与验证

论文摘要

PCI(Peripheral Component Interconnect)总线以其高性能、低成本、开放性、独立于处理器、软件透明等众多优点成为当今最流行的计算机局部总线。在嵌入式系统领域中,许多IP都是基于PCI总线设计的。本文阐述一种以ARM9作为CPU的嵌入式系统的PCI北桥设计与验证。首先介绍基于ARM的嵌入式系统结构,并深入研究PCI2.2总线行为规范。在此基础上提出一种基于ARM处理器的PCI总线北桥的设计方案,整个设计主要分为主设备接口模块,目标设备接口模块,配置寄存器模块和集成总线仲裁器三大部分。对于主设备接口模块和目标设备接口模块,论文主要从数据通路和控制路径的实现两方面进行阐述。对于集成的总线仲裁器,设计采用两优先级的循环优先算法,通过一组设备编号寄存器实现了PCI总线上的仲裁,此外,论文对跨时钟域的信号同步和PCI配置寄存器也作了较为详细的描述,最终采用自顶向下的方法实现了整个设计。在验证部分,引入了基于平台的验证思路,通过搭建验证平台,可以高效地实现验证。论文重点讨论了验证平台的搭建和行为模型的建立,并介绍了一种命令总线,通过打包各个验证点控制验证流程。此外,为提高验证的自动化程度,论文对验证所使用的脚本也进行了描述。通过此验证平台和脚本,提高了整个验证系统的可移植性和可重用性。论文最终完成了PCI北桥的RTL级的功能描述,并使用仿真软件完成对设计的仿真验证。设计通过验证并成功实现在基于ARM的集成处理器,达到预定的功能设计要求,并具有良好的性能,最后对后续开发进行了探讨。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景及来源
• 1.2 国内外相关领域的研究进展
• 1.2.1 PCI 总线发展
• 1.2.2 ARM 处理器
• 1.2.3 PCI 北桥的实现
• 1.3 课题研究内容及论文安排
• 1.4 本章小节
• 第2章 ARM 集成处理器系统分析
• 2.1 概述
• 2.2 ARM 处理器模式
• 2.3 ARM 寄存器
• 2.4 ARM 异常中断
• 2.5 ARM 集成处理器
• 2.6 本章小结
• 第3章 PCI2.2 标准总线规范
• 3.1 PCI 总线信号
• 3.1.1 信号类型说明
• 3.1.2 信号功能描述
• 3.2 总线仲裁
• 3.3 PCI 总线的配置空间与地址空间
• 3.3.1 配置空间
• 3.3.2 地址空间
• 3.4 PCI 总线数据传输协议
• 3.4.1 PCI 总线的传输控制
• 3.4.2 PCI 总线读写
• 3.4.3 PCI 总线传输的终止
• 3.5 PCI 总线的中断
• 3.5.1 PCI 中断的分配
• 3.5.2 PCI 中断的处理
• 3.6 本章小结
• 第4章 PCI 北桥的设计
• 4.1 整体设计
• 4.1.1 中央控制单元
• 4.1.2 时钟同步
• 4.2 配置寄存器
• 4.3 目标设备接口
• 4.3.1 目标设备接口的功能及整体设计
• 4.3.2 目标设备接口的控制实现
• 4.3.3 寄存器型目标接口
• 4.3.4 FIFO 型目标接口
• 4.3.5 地址映射的实现
• 4.4 主设备接口
• 4.4.1 主设备接口的功能及整体设计
• 4.4.2 主设备接口的控制实现
• 4.4.3 主设备接口的数据通路
• 4.4.4 主设备通道数据传输异常处理
• 4.5 仲裁器
• 4.5.1 仲裁机制
• 4.5.2 算法机制
• 4.5.3 仲裁算法的实现
• 4.6 BIOS ROM 接口
• 4.6.1 EEPROM 地址映射
• 4.6.2 关键产品信息
• 4.6.3 基地址控制
• 4.7 本章小结
• 第5章 PCI 北桥的验证
• 5.1 验证方法及工具
• 5.2 验证平台架构
• 5.2.1 行为模型
• 5.2.2 测试模型
• 5.2.3 命令总线
• 5.3 验证流程
• 5.4 验证结果分析
• 5.5 本章小节
• 结论
• 参考文献
• 致谢
• 附录 A 攻读学位期间所发表的学术论文
• 附录 B 设计实现的内部配置寄存器