论文题目: 万兆以太网物理层编解码电路的ASIC设计
论文类型: 硕士论文
论文专业: 电路与系统
作者: 周磊
导师: 朱恩
关键词: 编码,解码,状态机,扰码,解扰,变速箱,同步,异步
文献来源: 东南大学
发表年度: 2005
论文摘要: IEEE的万兆以太网协议802.3ae已经推出,将逐步成为以太网技术的主流。它的10 GBASE-R和10 GBASE-W标准中物理编码层采用了64B/66B编解码方案。64B/66B码只是一种码的格式转换,并没有显著增加码的0、1转换密度。64B/66B编解码方案包括64B/66B码格式转换、扰码/解扰以及数据速率转换。64B/66B码冗余度很小,其代价是同步所需时间和资源相对较多。基于标准单元库的设计方法是ASIC(专用集成电路)的最常用的设计流程。它采用硬件描述语言的方式描述电路,通过仿真、综合、自动布局布线以及静态时序分析一套完整的设计流程完成芯片设计。设计自动化程度高,周期短,芯片性能也较高。万兆以太网物理层编解码电路采用VLSI /ASIC设计的流程,使用ARTISAN的TSMC 0.18um CMOS工艺的标准单元库完成整个电路的设计。本文分析了64B/66B编解码电路的总体功能以及内部各个模块的划分,介绍了一般自顶向下的、基于标准单元库的ASIC设计流程,并着重阐述该编解码电路中64B/66B编码/解码电路、扰码/解扰电路几个模块的功能与实现方法。此外还提出了一种新型异步FIFO(变速箱)的实现方式和电路结构。最后给出了ASIC设计结果,包括仿真波形、综合后电路和版图。仿真结果显示该芯片实现了协议规定的编/解码功能。
论文目录:
摘要
Abstract
第一章 引言
1.1 以太网技术发展回顾
1.1.1 早期的以太网
1.1.2 千兆以太网
1.2 万兆以太网简介
1.3 万兆以太网物理层简介
1.4 有关本次课题
第二章 VLSI ASIC 的设计方法与流程
2.1 ASIC 设计的发展
2.2 VLSI ASIC 设计流程介绍
2.2.1 目标规范分析和预研
2.2.2 系统设计以及行为级仿真
2.2.3 模块设计和验证
2.2.4 RTL 仿真
2.2.5 逻辑综合与扫描链插入
2.2.6 静态时序分析
2.2.7 布局规划、布局
2.2.8 时钟树综合
2.2.9 布线
2.2.10 后仿真
2.2.11 形式验证
2.2.12 设计流程中的其他一些方法
2.3 标准单元库的组成
第三章 万兆以太网物理层编码电路的前端设计
3.1 前端设计的总体分析
3.2 发送部分电路设计
3.2.1 64B/66B编码电路设计
3.2.2 发送状态机设计
3.2.3 扰码电路设计
3.3 接收部分电路设计
3.3.1 解扰电路设计
3.3.2 64B/66B解码电路设计
3.4 前端设计结果
3.4.1 仿真结果
3.4.2 综合实现
3.5 前端设计中的一些问题
3.5.1 同步电路中的时序约束
3.5.2 复位信号的考虑
3.5.3 保持时间的综合问题
3.5.4 面向综合的HDL 代码风格
第四章 新结构异步FIFO 的设计
4.1 传统的异步FIFO 方案
4.2 异步电路的时序约束
4.3 同步器
4.3.1 亚稳态及双锁存同步器
4.3.2 脉冲同步器
4.4 格雷码以及格雷码计数器
4.5 新型异步FIFO 电路的实现
4.5.1 数据流程
4.5.2 电路结构
4.6 新型异步FIFO 的设计结果
4.6.1 仿真结果
4.6.2 异步FIFO 的后端设计
第五章 万兆以太网物理层编码电路的的后端设计
5.1 后端设计的流程
5.1.1 数据准备和导入
5.1.2 布图
5.1.3 预布线
5.1.4 单元布局
5.1.5 布线
5.1.6 数据输出
5.2 芯片封装以及I/O 单元的加入
5.3 后仿真
5.4 版图结果
5.5 测试考虑
第六章 总结
附录I Design Compiler 的配置文件
附录II 静态时序分析脚本
附录III 布局规划的约束文件
参考文献
致谢
发布时间: 2007-03-12
参考文献
- [1].万兆以太网测试仪软件设计与实现[D]. 董祎博.北京邮电大学2013
- [2].万兆以太网CPRI分组传输硬件设计与实现[D]. 李亚斌.电子科技大学2012
- [3].基于编码的端到端传输协议研究[D]. 王莲.清华大学2015
- [4].基于万兆以太网的数据还原技术的研究[D]. 曾繁婧.武汉邮电科学研究院2017
- [5].支持虚拟化和带宽分享的网络适配器FPGA实现[D]. 唐远开.电子科技大学2014
- [6].基于MicroTCA平台的多核MAC子卡设计[D]. 盛骁.北京邮电大学2014
- [7].基于FPGA的万兆以太网数据分发平台设计[D]. 夏杨.北京理工大学2016
- [8].RFID编码解析安全管理原型系统设计与开发[D]. 马选斌.华中科技大学2007
- [9].宁波大红鹰职业技术学院校园网分析、改造与实现[D]. 骆敏.复旦大学2008
- [10].基于FPGA的RapidIO和万兆以太网路由控制器设计[D]. 陈静.复旦大学2014
相关论文
- [1].100G以太网PCS子层研究及其在FPGA的实现[D]. 张立鹏.电子科技大学2010
- [2].100GbE物理层编解码和传输技术研究[D]. 张鹏.电子科技大学2009
- [3].基于802.3以太网MAC协议的研究与实现[D]. 俞迅.同济大学2007
- [4].10-40Gb/s光通信与万兆以太网时钟恢复电路芯片设计研究[D]. 李静.东南大学2006
- [5].10-40 Gbps光通信和万/千兆以太网时钟处理芯片设计[D]. 孟凡生.东南大学2004
- [6].10-40Gb/s光通信和万兆以太网超高速数据判决芯片设计[D]. 程树东.东南大学2004
- [7].10-40Gb/s光通信与万兆以太网时钟恢复电路芯片研究[D]. 孙玲.东南大学2004
- [8].万兆/千兆以太网物理编码子层芯片设计[D]. 费瑞霞.东南大学2004
- [9].万兆以太网及SDH STM-64用CMOS并串转换芯片设计[D]. 郁炜嘉.东南大学2004
- [10].10-40Gb/s光通信和万兆以太网时钟产生及恢复电路的设计[D]. 吴春红.东南大学2004