基于精度的12位逐次逼近型ADC的研究与设计

论文摘要

本文设计的是12位逐次逼近型ADC（Analog to Digital Converter），主要包括采样/保持电路、比较器、DAC（Digital to Analog Converter）模块以及带隙基准电流源。采样/保持电路采用的是CMOS开关，比单沟道MOS开关有更大的导通状态动态范围。其中的单位增益运放采用的是rail-to-rail差分输入结构，实现了输入共模范围从0到Vdd的轨到轨输入，电流补偿技术使得输入跨导恒定，从而减小了频率补偿的难度使得相位裕度达到了78°，Class AB的输出方式使得运放在保持高效率输出的情况下减小了信号失真，同时折叠式共源共栅负载和两级放大的结构使运放能够达到90dB的高增益。比较器的输入和负载部分同运放一样，不同的是输出采用的是推挽输出，该结构能够保证在不牺牲速度的情况下，提高其驱动大容性负载的能力。DAC模块采用的是串行电阻电压按比例缩放结构，由相同类型DAC缩放组合分别处理高、低六位有效字，使得该模块的面积尺寸缩小很多。带隙基准电流源的基准电压随温度变化的幅度很小，温度曲线表明三种模型下总的温度系数为46.67 ppm/℃。整个电路的仿真采用的是0.25 CMOS工艺，电源电压为3.3Vμm。仿真软件采用的是Synopsys公司的Hspice-2005。仿真结果表明，设计的ADC分辨率在允许的共模范围中间电平能够达到12位，功耗为6.6mW，积分非线性INL和微分非线性DNL均超过了1LSB，在性能方面需要提高。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 本文的课题研究目的和意义
• 1.2 国内外研究现状和发展趋势
• 1.3 所做工作和论文结构安排
• 2 AD 转换的基本原理概述
• 2.1 ADC 基本原理
• 2.2 ADC 的分类
• 2.3 ADC 性能参数
• 2.4 本章小结
• 3 逐次逼近型ADC 系统结构设计和分析
• 3.1 逐次逼近型ADC 系统结构和工作原理
• 3.2 逐次逼近型ADC 系统结构分析
• 3.3 本章小结
• 4 逐次逼近型ADC 的电路模块设计
• 4.1 单位增益运算放大器和比较器的设计
• 4.2 12 位DAC 的电路设计
• 4.3 数字逻辑控制电路设计
• 4.4 带隙基准电压源以及偏置部分的设计
• 4.5 其他电路设计
• 4.6 本章小结
• 5 逐次逼近型ADC 的仿真结果
• 5.1 各电路结构仿真
• 5.2 系统整体仿真结果分析
• 5.3 本章小结
• 6 结束语
• 致谢
• 参考文献