基于SOPC的可重构DDS信号发生器的设计与实现

论文摘要

本文在详细分析SOPC技术与DDS原理的基础上,提出了基于SOPC的可重构DDS信号发生器的设计思想和总体方案。以Altera公司Cyclone系列FPGA EP1C6Q240为硬件核心,并结合存储器电路、高速D/A电路、LED与LCD电路、键盘电路、JTAG配置电路、电源电路、模拟滤波及放大电路等进行了系统硬件电路的设计。利用DSPBuilder设计和构建了各种常规波形和专用波形的电路模型,并进行了大量的仿真和测试。利用SOPC Builder创建和配置了NiosⅡ软核处理器及其外设,以NiosⅡIDE为软件开发平台,用C语言编程,设计并实现了基于FPGA的可重构DDS信号发生器。经系统测试达到了预期的各项功能和指标要求,具有功能强、易操作、低成本的优点,能够满足各类实验室的广泛需要。

论文目录

• 摘要
• ABSTRACT
• 第一章 概述
• 1.1 选题背景和意义
• 1.1.1 频率源和频率合成技术
• 1.1.2 DDS 技术的特点和应用
• 1.1.3 信号发生器的功能需求变化
• 1.1.4 FPGA 的特点
• 1.1.5 论文的选题和意义
• 1.2 国内外研究现状
• 1.2.1 专用 DDS 芯片
• 1.2.2 高性能信号发生器
• 1.2.3 SOPC 技术
• 1.3 论文的主要工作
• 第二章 系统原理和总体设计
• 2.1 系统功能的定义和描述
• 2.1.1 基本功能
• 2.1.2 附加功能
• 2.2 直接数字合成器（DDS）的原理
• 2.3 系统设计方案的论证与选择
• 2.3.1 采用专用 DDS 芯片的方案
• 2.3.2 采用 SOPC 的方案
• 2.4 系统总体设计
• 2.4.1 系统中的运算模块
• 2.4.2 系统中的其它模块
• 第三章 系统硬件电路设计
• 3.1 FPGA 核心模块设计
• 3.2 存储器模块设计
• 3.2.1 SRAM 存储器子模块设计
• 3.2.2 Flash 存储器子模块设计
• 3.2.3 专用串行配置与 JTAG 接口模块设计
• 3.3 时钟源模块设计
• 3.4 显示与按键电路模块设计
• 3.4.1 LED 显示与按键电路设计
• 3.4.2 LCD 显示电路设计
• 3.5 高速D/A 与放大电路模块设计
• 3.6 电源模块设计
• 3.7 PCB 设计和系统抗干扰措施
• 3.7.1 PCB 设计
• 3.7.2 系统抗干扰措施
• 第四章 系统功能的软件设计与仿真
• 4.1 SOPC 系统设计
• 4.1.1 NiosⅡ软核的定制
• 4.1.2 系统软件控制流程图
• 4.2 DDS 核的设计与仿真
• 4.3 常规波形的设计与仿真
• 4.3.1 正弦波
• 4.3.2 锯齿波/三角波/梯形波/方波
• 4.3.3 波形选择及频率幅度调整
• 4.4 专用波形的设计与仿真
• 4.4.1 DTMF 波形
• 4.4.2 AM 波形
• 4.4.3 FM 波形
• 4.4.4 ASK 波形
• 4.4.5 FSK 波形
• 4.5 自定义波形的实现方法
• 4.5.1 直接编辑法
• 4.5.2 Matlab 语言法
• 4.5.3 C 语言法
• 4.5.4 *.hex 文件的定义法
• 4.5.5 图形法
• 4.6 正交幅度调制与解调（QAM）
• 4.6.1 QAM 的原理
• 4.6.2 QAM 调制与解调模块的设计与仿真
• 4.6.3 FIR 低通滤波器的设计与仿真
• 4.7 附加功能的设计
• 第五章 系统调试
• 5.1 硬件调试
• 5.1.1 上电前的调试
• 5.1.2 上电后的调试
• 5.2 软件调试
• 5.2.1 调试和仿真工具
• 5.2.2 NiosⅡ模块的调试
• 5.2.3 DDS 等模块的RTL 级仿真与时序分析
• 5.3 系统测试
• 5.3.1 测试使用的仪器与测试方法
• 5.3.2 正弦波指标测试结果
• 5.4 误差分析与改进方法
• 5.4.1 相位截断误差分析
• 5.4.2 幅度量化误差分析
• 5.4.3 电源噪声
• 5.4.4 后级运放产生的误差分析
• 第六章 结束语
• 参考文献
• 致谢
• 附录
• 附录1：常规波形输出图
• 附录2：正弦波各频点输出波形
• 附录3：电路板实物图
• 在学期间发表的学术论文和参加科研情况