改进的多值图像连通域标记ASIC设计

论文摘要

图像连通区域标记是图像分析的常用计算环节,但是由于存在大量的比较和反标操作,往往成为图像分析系统的瓶颈。本文针对这一问题,研究了多值图像连通域标记算法及其ASIC实现方法,设计了用于实时实现多值分割图像连通域标记和特征值统计的ASIC,完成了芯片的体系结构设计、逻辑设计、综合和时序分析以及芯片的验证工作。目前正在开展芯片的后端设计工作。论文的主要研究内容如下:第一,根据芯片的功能和应用需求,在第一版标记芯片的工作基础上,对原有体系结构存在的问题进行了分析,提出了标记芯片的系统结构。该结构在芯片的性能和成本两个方面进行权衡,重点研究了片内内图像存储器、像素和标记缓存、FIFO、特征值存储器的设置和数据存取方案,使最终的体系结构在有限增加硅片面积的情况下,将运算时间缩短为原先的1/4,并且省去了外部用于与主处理器进行数据交换的异步存储器,进一步降低了应用系统的复杂度。第二,完成了了芯片的逻辑设计,其中控制器、复位逻辑设计和输入输出接口设计和设计是本文研究的重点。第三,完成了芯片的逻辑综合和静态时序分析。第四,完成了芯片的动态功能验证、形式验证和FPGA验证。综合结果表明,芯片片内时钟频率能达到150MHz,与主处理器进行数据交换的接口部分的时钟频率能达到110MHz,芯片等效逻辑门约为430K。在主处理器写入和读出数据的时钟频率和芯片片内时钟频率均为100MHz的情况下,芯片标记一幅320×256的8值分割图像仅需约1.8ms,且该时间包括原始图像数据载入和处理处理结果读出的时间。

论文目录

• 摘要
• ABSTRACT
• 1 绪论
• 1.1 标记算法概述
• 1.2 标记算法硬件实现概述
• 1.3 论文结构安排
• 2 多值分割图像连通域标记算法
• 2.1 引言
• 2.2 算法分析与研究
• 2.2.1 图像初步标记
• 2.2.2 等价表初始化与等价关系记录
• 2.2.3 等价表整理
• 2.2.4 图像标记代换
• 2.3 算法仿真
• 2.4 小结
• 3 标记ASIC 系统设计
• 3.1 芯片功能与应用需求
• 3.1.1 标记芯片功能
• 3.1.2 标记芯片应用需求
• 3.2 标记芯片系统结构分析
• 3.2.1 芯片系统结构设计概述
• 3.2.2 LABEL 芯片系统结构分析
• 3.2.3 标记芯片系统结构分析
• 3.3 标记芯片系统结构设计
• 3.3.1 图像存储器设置与6-to-1 的数据组织与传输方式
• 3.3.2 FIFO 设置
• 3.3.3 特征值存储器设置
• 3.3.4 行像素及行标记缓存
• 3.4 芯片工作流程
• 3.5 芯片性能分析
• 3.6 小结
• 4 标记ASIC 逻辑设计
• 4.1 概述
• 4.1.1 代码层次结构描述
• 4.1.2 标记ASIC 所用存储器一览表
• 4.1.3 标记ASIC 外部引脚描述
• 4.1.4 存储器空间分配
• 4.1.5 小结
• 4.2 控制器的设计
• 4.2.1 顶层状态机的设计
• 4.2.2 图像数据输入接口控制逻辑设计
• 4.2.3 像素缓存和标记缓存的访问控制
• 4.2.4 图像存储器访问控制
• 4.2.5 结果读取模块控制逻辑设计
• 4.3 复位逻辑设计
• 4.4 输入输出接口逻辑设计
• 4.4.1 异步接口的设计
• 4.4.2 同步接口的设计
• 4.5 计算路径设计
• 4.5.1 标记流水线模块
• 4.5.2 等价标记对记录模块
• 4.5.3 等价表整理模块
• 4.5.4 标记代换与特征值统计模块
• 4.6 小结
• 5 综合和时序分析
• 5.1 综合约束
• 5.2 静态时序分析
• 5.3 综合和时序分析结果
• 5.4 小结
• 6 标记ASIC 验证
• 6.1 动态功能验证
• 6.1.1 动态功能验证计划
• 6.1.2 标记ASIC 测试平台设计
• 6.1.3 验证结果与分析
• 6.2 形式验证
• 6.3 FPGA 原型验证
• 6.3.1 FPGA 验证方案概述
• 6.3.2 存储器配置
• 6.3.3 代码转换
• 6.3.4 模拟DSP 操作模块设计
• 6.3.5 验证过程与开发板使用说明
• 6.3.6 验证结果与分析
• 6.4 小结
• 7 总结与展望
• 7.1 本文的主要工作
• 7.2 本文的主要创新点
• 7.3 对研究工作的展望
• 致谢
• 参考文献