以太网络控制器物理层时钟恢复电路的设计

论文摘要

随着信息时代的飞速发展,网络发展日新月异,有线网络是信息传输载体中一个必不可少的组成部分。快速增长的网络带宽不仅满足了人们对网速的要求,而且还提供了一个稳定可靠的传输载体。网络的可靠性主要由数据传输过程中出现的丢帧率、数据纠错能力、误码率等指标来衡量。为了保证数据在接收过程中能接收到稳定可靠的数据,以及提高数据的传输速率,一个高性能的时钟/数据恢复电路便是我们需要寻找的功能模块。本文采用一种基于PI结构的时钟恢复电路结构,该结构用于10M/100Mbps以太网物理层芯片中,给芯片提供了一个稳定可靠的时钟系统。该时钟恢复电路的主要模块包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和10/11双模分频器。本文设计的锁相环电路是在电源电压为2.5V下,输出250MHz的中心频率,且具有快速锁定的能力。该VCO在偏离中心频率600KHz处的相位噪声为-108dBc/Hz。本文的设计内容主要包括,设计了一个采用主从D型触发器组成的高速PFD电路,该触发器具有高速翻转能力,能工作在很高的工作频率;设计了电流舵开关型电荷泵,该电荷泵具有快速充放电特性;设计了一个电流饥饿型差分振荡器,该振荡器采用11级差分延迟单元,输出11个不同相位的250MHz的时钟频率用于后级电路的恢复数据;设计了一个10/11双模分频器,把VCO输出的250MHz时钟频率进行10分频后用于PFD的鉴相。本论文的仿真是基于Spectre软件平台完成,完成了以太网络控制器物理层时钟恢复电路的系统仿真,验证时钟恢复电路的可行性。通过分析仿真结果,确定了该时钟恢复电路的性能满足以太网的要求。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题的研究背景和意义
• 1.2 以太网物理层芯片接收系统结构
• 1.3 本文所做的工作
• 第二章 时钟恢复电路概述
• 2.1 时钟恢复电路简介
• 2.1.1 时钟恢复电路典型结构概述
• 2.1.2 高效、高速串口时钟恢复电路
• 2.2 时钟恢复电路结构
• 2.2.1 基于PLL 的时钟恢复电路结构
• 2.2.2 基于DLL 的时钟恢复电路结构
• 2.2.3 基于PLL/DLL 组合的时钟恢复电路结构
• 2.2.4 基于PI 的时钟恢复电路结构
• 2.2.5 基于注入锁定的时钟恢复电路结构
• 2.2.6 基于过采样的时钟恢复电路结构
• 2.2.7 基于门振荡器的时钟恢复电路结构
• 2.2.8 基于高Q 滤波器的时钟恢复电路结构
• 2.2.9 性能比较与权衡
• 2.3 本章小结
• 第三章 锁相环系统理论分析
• 3.1 锁相环基本结构
• 3.1.1 鉴频鉴相器模型
• 3.1.2 压控振荡器模型
• 3.2 锁相环线性相位模型
• 3.3 二阶锁相环系统的理论分析
• 3.4 三阶锁相环系统的理论分析
• 3.5 本章小结
• 第四章 锁相环电路设计与仿真
• 4.1 PFD 电路设计与仿真
• 4.1.1 动态D 触发器式PFD
• 4.1.2 预充电式PFD
• 4.1.3 普通边沿PFD
• 4.1.4 PFD 实际电路
• 4.1.5 PFD 电路仿真
• 4.2 电荷泵设计
• 4.2.1 电荷泵基本原理
• 4.2.2 电荷泵基本电路
• 4.2.3 电荷泵实际电路
• 4.3 环路滤波器设计
• 4.3.1 环路滤波器的基本结构
• 4.3.2 环路滤波器实际电路
• 4.3.3 环路滤波器参数计算
• 4.4 压控振荡器设计与仿真
• 4.4.1 环形振荡器基本电路
• 4.4.2 VCO 电路设计
• 4.4.3 控制电压变换电路
• 4.4.4 环形振荡器仿真
• 4.5 分频器设计与仿真
• 4.5.1 分频器电路设计
• 4.5.2 分频器电路仿真
• 4.6 锁相环系统仿真
• 第五章 总结和展望
• 参考文献
• 致谢
• 详细摘要