基于FPGA的3G误码仪关键技术研究与仿真

论文摘要

2008年底，移动通信技术步入3G（3rd-generation）时代。3G服务能够同时传送声音及数据信息，速率一般在几百kbps以上。移动通信网络建设与运营的关键点一直在可靠性保证上，而在移动网络建设中，基站建设的费用又占了总费用的大约78%。设备性能优秀以及相应的性能测试设备齐全成为可靠性保证的条件，因此，在基站建设完成的同时，针对3G基站的配套测试设备的研发成为非常重要的环节。目前3G网络有两种接口协议规范：OBSAI和CPRI。安捷伦公司已经研发出了基于OBSAI接口协议的3G基站误码测试仪，而CPRI协议下的高速的3G误码仪仍在探索，在市场上处于空白。在此形势下，本论文对基于FPGA的高速的误码测试仪系统进行设计，用于测试基站CPRI接口误码率，所做工作重点对其中的关键技术进行研究，选取CPRI规范的最低速率614.4Mbps，作为一个初步的探索。设计的这款误码仪可以工作在中断和通信两种模式下。本论文首先概述3G网络的发展现状，表明此款误码仪的实用价值；然后介绍3G网络中CPRI协议对通信数据的帧格式定义，作为误码仪中断模式下信号发生模块的码型设计以及通信模式下接收子系统帧恢复的参考依据，搭建起中断模式下的误码仪的系统框架，其关键点即信号产生模块，这里采用了伪随机信号，进行8b10b编码等模拟通信信号；之后介绍接收系统设计，包括8b10b解码、帧同步、比较、计数、显示等模块。以上为中断模式下的结构，如果是通信模式下的系统，由于基站本身有信号送达，误码仪可以直接截获信号而不需要信号发射端来模拟一个信号，而接收端要实现实时接收，比较中断模式下需要增加一个FIFO缓存数据，在有更多的数据比较要求下，外接一个SDRAM存储数据。中断模式下的信号发射端与接收端间以及通信模式下基站的接收端与发射端截获的的数据恢复需要一个K字节来完成，有一个K字节的插入和检测环节。最后通过一个总控制模块将各独立模块连接成一个整体，实现最终的系统功能。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 3G 误码仪研究概况
• 1.2 本论文所做工作
• 2 CPRI 协议的研究
• 2.1 CPRI 接口协议的形成
• 2.2 CPRI 规范的介绍
• 2.3 CPRI 接口规范兼容 3G 网络
• 2.4 本章小结
• 3 中断模式下误码测试系统的信号发生模块设计
• 3.1 误码性能评估参数
• 3.2 中断模式下误码测试系统模块设计原理
• 3.3 伪随机码的产生模块
• 3.4 数据的 SDRAM 存储器存储
• 3.5 8b10b 编码模块
• 3.6 并串转换模块
• 3.7 本章小结
• 4 帧同步实现
• 4.1 同步字符 K28.5
• 4.2 发射端同步字符插入
• 4.3 接收端同步字符检测实现帧恢复
• 4.4 本章小结
• 5 通信模式下误码测试系统接收端的研究
• 5.1 通信模式下误码测试系统设计
• 5.2 1:10 串并转换
• 5.3 数据字节恢复模块
• 5.4 8b10b 解码
• 5.5 FIFO 存储器模块设计
• 5.6 误码比较计数显示模块
• 5.7 本章小结
• 6 误码测试系统总控制模块的设计与仿真
• 6.1 总控制模块设计
• 6.2 总控制模块仿真
• 6.3 本章小结
• 7 总结和展望
• 致谢
• 参考文献