片上时钟产生电路的研究

论文摘要

随着半导体技术的发展,集成电路芯片以越来越快的速度工作,这对于驱动整个电路工作的时钟信号提出了更高的要求。当时钟信号在电路板上传输时,受杂散分布电容、电感等影响,造成时钟信号发生畸变和漂移,严重影响电路的正常工作。因此,精准的时钟源设计成为必然。而环形振荡器由于其能够获得稳定度高、低抖动时钟输出信号,且易于片上集成,从而成为时钟发生器的首选。在SoC和NoC系统中对时钟信号的时序有着不同的要求。前者大多工作在同步时钟下,而后者系统中时钟则采用全局异步局部同步(GALS)的方式。基于SoC系统中对时钟产生电路要求面积小、功耗小、低抖动,以及要求时钟信号可配置,本文设计了可用于智能锂电池管理系统中的时钟产生和控制电路,主要包括以下几个功能模块:高精度4MHz时钟产生电路、时钟校正模块、工作模式控制模块和系统的时钟配置模块。其中高精度4MHz时钟产生电路采用了环形振荡器、RC振荡器和基于比较器的方波发生器三种不同的振荡器电路实现,通过对比它们的精度、功耗及芯片面积得出不同结构的优缺点,折中选取环形振荡器结构作为时钟产生电路。而对于采用GALS的NoC系统中,时钟产生电路采用VCO实现,取代了传统的PLL结构,减小了芯片的成本。本文通过在经典结构基础上改进设计了一个中心频率为625MHz、线性度良好、低抖动、低功耗的差动环形压控振荡器,满足了NoC上时钟信号源的要求。在版图设计时,合理布局,避免了闩锁效应、金属电迁移、天线效应等版图失效模式,有效地提高电路可靠性。本文电路及版图采用SMIC0.18μm混合信号工艺,并进行版图后仿真。仿真结果表明整体设计满足要求。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景
• 1.2 振荡器国内外研究现状
• 1.3 振荡器的应用及意义
• 1.4 本文的主要研究内容和论文结构
• 第2章 振荡器的基本原理
• 2.1 振荡器概述
• 2.1.1 反馈理论
• 2.1.2 平衡条件
• 2.1.3 稳定条件
• 2.2 压控振荡器
• 2.3 时钟抖动
• 2.4 相位噪声和时钟抖动的关系
• 2.5 本章小结
• 第3章 时钟产生电路的设计
• 3.1 智能锂电池系统中的时钟模块
• 3.1.1 4MHz的时钟产生电路
• 3.1.2 系统的时钟配置
• 3.1.3 时钟校正
• 3.1.4 系统的工作模式控制
• 3.2 NoC上时钟产生电路的研究
• 3.3 本章小结
• 第4章 版图的高可靠设计及验证
• 4.1 版图设计注意事项及验证
• 4.1.1 版图设计中的注意事项
• 4.1.2 版图物理验证
• 4.2 版图设计
• 4.2.1 针对几种失效模式的版图可靠性设计
• 4.2.2 振荡器版图的设计规划
• 4.2.3 版图设计及后仿真
• 4.3 本章小结
• 结论
• 参考文献
• 致谢