基于并行DSP的VLSI功能测试研究

论文摘要

随着人们对集成电路产品功能要求的多样化,集成电路行业得到了飞速的发展,各种超大规模集成电路（VLSI）相继问世。这些品种繁多的VLSI,不仅功能各异、工作速度快,而且管脚数目几乎完全不同。这就增加了VLSI 的测试难度。为了实现同机测试多种VLSI 的功能,必须研发速度快、功能强、测试管脚多的自动测试系统。本文介绍了以多片并行ADSP-TS101 芯片为核心部件的VLSI 功能测试用图形发生器的原理及其优势。本文通过对并行运算和并行计算机的分析,结合ADSP-TS101 的软硬件资源,提出了多片ADSP-TS101 的并行方案,并对不同的方案作了比较说明。另外本文还比较详细的分析比较了常用的存储器测试算法,简要分析了VLSI 测试生成算法。本文分如下五个部分进行阐述: 第一、叙述并行计算和并行计算机,介绍并行计算机的发展、并行算法及其衡量标准、并行处理系统的分类。第二、叙述存储器的功能测试。根据存储器的结构,分析故障产生原因;介绍存储器测试的常用测试图形;最后给出仿真试验结论。第三、叙述所采用的工作平台—ADSP-TS101,根据ADSP-TS101 的软硬件资源,给出并行方案。第四、叙述VLSI 的功能测试。主要介绍自动测试系统的发展和测试生成算法。第五、根据VLSI 自动测试系统的实际需求,给出一个基于多片并行ADSP-TS101 芯片为核心部件的VLSI 功能测试用图形发生器的实现方案。

论文目录

• 摘要
• Abstract
• 目录
• 第1章 绪论
• 1.1 课题背景
• 1.2 VLSI测试研究的国内外研究现状
• 1.3 课题来源及意义
• 1.3.1 课题来源
• 1.3.2 课题意义
• 1.4 主要研究内容
• 第2章 并行计算和并行处理系统
• 2.1 并行计算机的发展简述
• 2.2 并行算法及其衡量标准
• 2.3 并行处理系统及其分类比较
• 2.4 并行处理系统的模型
• 2.5 小结
• 第3章 存储器功能测试
• 3.1 存储器结构和故障原因分析
• 3.1.1 静态随机存储器及其寻址与读写操作
• 3.1.2 动态随机存储器及其寻址、读写与刷新操作
• 3.1.3 存储器硬失效现象
• 3.2 存储器选址方法
• 3.2.1 扫描法
• 3.2.2 地址后退法
• 3.2.3 地址互补法
• 3.2.4 其他选址方法
• 3.3 常用测试图形及分析比较
• 3.3.1 N型算法
• 2型算法'>3.3.2 N²型算法
• 3/2型算法'>3.3.3 N^3/2型算法
• 2N型算法'>3.3.4 Nlog₂N型算法
• 3.3.5 测试算法的比较评估
• 3.4 存储器测试算法的DSP移植和仿真试验结果
• 3.5 小结
• 第4章 ADSP-TS101 及其并行方式
• 4.1 DSP芯片与通用处理器
• 4.2 ADSP-TS101 硬件结构及其软硬件开发环境
• 4.2.1 ADSP-TS101 硬件结构
• 4.2.2 ADSP-TS101 软硬件开发环境
• 4.3 ADSP-TS101 与其它类型处理器的性能比较
• 4.3.1 ADSP-TS101 与TMS320C6416 的比较
• 4.3.2 ADSP-TS101 与PowerPC的比较
• 4.4 ADSP-TS101 的并行资源
• 4.5 ADSP-TS101 的并行形式
• 4.5.1 共享外部总线的多处理器系统
• 4.5.2 链路口耦合的多处理器系统
• 4.6 小结
• 第5 章 VLSI功能测试
• 5.1 VLSI自动测试系统的发展
• 5.2 VLSI测试生成算法
• 5.2.1 VLSI测试生成算法原理
• 5.2.2 故障和故障模型
• 5.2.3 集成电路测试生成算法分类
• 5.2.4 集成电路测试生成算法的主要评价指标
• 5.2.5 集成电路测试生成算法简介
• 5.3 小结
• 第6 章基于DSP的VLSI功能测试器的硬件结构
• 6.1 基于多片并行DSP图形发生器系统结构
• 6.2 多片并行DSP系统的引导
• 6.3 基于DSP的SDRAM测试用图形发生器系统结构
• 6.4 小结
• 结论与展望
• 参考文献
• 攻读硕士学位期间发表的学术论文
• 致谢