一种应用于RFID读写器中发射机的10位低功耗DAC的分析与设计

论文摘要

本文设计了一种应用于RFID读写器发射机的低功耗电流舵数模转换器（CSDAC）,要求精度为10位,采样频率为40MHz,采用SMIC 0.13um mixed signal 1p8m 1.2V CMOS工艺。为达到采样速率的要求,本设计选用电流舵结构。从优化面积和功耗的角度,编码形式采用六四分段的架构（高6位进行一元化编码,低4位保留为二进制码）。在模拟部分的设计过程中,先对影响CSDAC’性能的误差机制作了详细理论分析,然后从减少误差的角度对电流单元的各管子的尺寸参数作了合理设计。在数字部分的设计过程中,为减小电流单元控制信号翻转时形成的输出电压毛刺,采用锁存器-电压减幅器-选择器的结构,对电流单元的控制信号形状作了调制。本文在局部的电路结构方面,采用新的方法对面积和功耗做出了优化。模拟电路部分的降低功耗的最有效手段是降低单位电流的大小,而由于受到与失配程度相关的MOS管栅区面积的限制,以及特定工艺对MOS管尺寸的限制,单位电流无法做得很低。本文在此提出了一种半单位电流结构,使得在不影响MOS失配程度和不违反工艺尺寸限制的情况下,将单位电流大小再减小一半,这就意味着电流源阵列的功耗和面积都再下降一半。数字电路部分的降低功耗的一种方法是降低译码电路的复杂度。本文采用传统温度计码和伪译码相结合的译码结构,既利用了温度计码理想的单调翻转特性,使高3位达到理想的线性度,从而保证了DAC整体的线性度,又利用了伪译码的简易性,使低3位译码电路得到简化。最终得到的组合译码器的逻辑门数比传统3-3行列温度计译码器的逻辑门数减少35%,使面积和功耗得到优化。最后借助spectre仿真器和Matlab的数据处理功能,对本设计的CSDAC做了整体仿真,得到在输出信号带宽为4MHz时的DNL和INL都小于0.5LSB, SFDR为69dB, SNDR为64dB,都满足设计指标,并且总体消耗的电流为2.95mA,满足了低功耗设计的要求。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 DAC综述
• 1.2 DAC应用环境与设计指标
• 1.2.1 射频识别RFID
• 1.2.2 读写器Reader
• 1.3 论文结构
• 第二章 DAC架构
• 2.1 DAC主要参数定义
• 2.1.1 静态特性参数
• 2.1.2 动态特性参数
• 2.2 DAC结构类型比较与选择
• 2.2.1 电阻分压型
• 2.2.2 开关电容型
• 2.2.3 开关电流型
• 2.3 CS（电流舵）DAC编码分段比选择
• 第三章 CSDAC系统架构与参数设计
• 3.1 系统架构和模块功能
• 3.2 误差机制与设计导向
• 3.2.1 幅域误差
• 3.2.2 时域误差
• 3.3 开关电流源单元参数设计
• 3.3.1 电流源管尺寸
• 3.3.2 电流源层叠管
• 3.3.3 开关管和开关层叠管
• 3.4 负载电路与偏置网络设计
• 3.4.1 负载电路
• 3.4.2 偏置网络
• 3.5 锁存器与开关驱动器设计
• 3.5.1 电流开关驱动器
• 3.5.2 锁存器
• 第四章 CSDAC面积与功耗优化
• 4.1 模拟部分功耗优化-半单位电流结构
• 4.2 数字部分功耗优化-组合式译码结构
• 4.2.1 译码架构比较和选择
• 4.2.2 译码电路的设计实现
• 第五章 整体仿真结果与分析
• 5.1 阶梯波仿真与DNL,INL测量
• 5.2 正弦波仿真与SFDR测量
• 5.3 仿真结果分析与仿真方法讨论
• 5.4 电路改进措施
• 第六章 总结与展望
• 参考文献
• 致谢