基于March C+算法的MBIST设计

论文摘要

随着现代VLSI设计技术和制造工艺的飞速发展,片上存储器容量日渐增大,特别是在系统芯片SOC设计中,将大量存储器嵌入到片内的设计方法已经非常普遍。存储器密度不断增加,存储单元面积越来越小,彼此之间越来越接近,存在故障的可能性越来越大。同时,嵌入式存储器可能存在的故障类型越来越多,使得测试时间和测试成本都急剧增长,SOC设计的兴起和发展给存储器的可测性设计带来巨大的挑战。存储器内建自测试（MBIST）降低了对测试设备（ATE）的要求,而且它所要求的芯片封装引脚的数目少,并允许对嵌入式存储器进行高速测试等优点,所以它是目前应用最广的存储器测试方法。本文分析了存储器的故障机理和故障模型,提出实现RAM可测性设计技术路线,分析各种可测性设计方法的优缺点。通过对存储器算法的研究和优化,找出合适的存储器测试算法,即March C+算法。在此基础上,设计了基于March C+算法的内建自测电路,给出了相应BIST电路硬件实现及其故障仿真结果。基于March C+算法的BIST结构具有可复用性、面积较小、速度较快、故障覆盖率高等特点,是未来存储器测试的主要发展方向。论文最后总结了研究成果,指出了尚需解决的几个问题以及今后的研究方向。

论文目录

• 摘要
• ABSTRACT
• 第一章 前言
• 1.1 集成电路可测性设计的重要性
• 1.2 SOC芯片对存储器设计带来的挑战
• 1.3 本论文研究主要内容与组织结构
• 第二章 存储器设计和测试技术基础
• 2.1 存储器电路模型
• 2.1.1 功能模型
• 2.1.2 储存单元
• 2.2 存储器的缺陷和故障模型
• 2.2.1 存储器的缺陷
• 2.2.2 存储器的故障模型
• 2.3 存储器的测试类型
• 2.3.1 性能测试
• 2.3.2 功能测试
• 2.3.3 电流测试
• 2.4 嵌入式存储器的测试方法
• 2.4.1 直接存取测试
• 2.4.2 宏测试
• 2.4.3 内建自测试
• 2.4.4 各种存储器测试方法的比较
• 2.5 本章小结
• 第三章 内建自测试
• 3.1 内建自测试的简介
• 3.1.1 内建自测试的概念
• 3.1.2 内建自测试的结构
• 3.2 内建自测试的测试向量生成
• 3.2.1 穷举矢量生成
• 3.2.2 伪穷举矢量生成
• 3.2.3 伪随机矢量生成
• 3.2.4 加权伪随机模式
• 3.2.5 测试矢量增加
• 3.3 BIST响应数据压缩
• 3.3.1 奇偶测试
• 3.3.2 "1"计数
• 3.3.3 跳变次数压缩
• 3.3.4 特征分析法
• 3.4 本章小节
• 第四章 RAMBIST算法研究
• 4.1 MSCAN测试
• 4.2 GALPAT算法
• 4.3 算法型测试序列
• 4.4 CHECKERBOARD测试
• 4.5 MARCH测试
• 4.5.1 MATS算法测试
• 4.5.2 March元素的符号表达
• 4.5.3 March C+算法
• 4.6 测试算法的有效性
• 4.7 本章小结
• 第五章 体系结构设计分析与仿真验证
• 5.1 数字系统设计
• 5.1.1 硬件描述语言
• 5.1.2 自顶向下设计方法与设计流程
• 5.2 RAM BIST的电路体系结构
• 5.3 各部分模块具体实现方案
• 5.3.1 BIST控制器
• 5.3.2 地址步进器
• 5.3.3 测试数据产生
• 5.3.4 比较器
• 5.3.5 RAMBIST实际电路结构
• 5.4 RAM BIST电路的仿真验证
• 5.4.1 电路的仿真验证的主要流程
• 5.4.2 RAMBIST电路的仿真结果
• 5.5 RAMBIST版图设计
• 5.5.1 数字后端版图设计流程
• 5.5.2 RAMBIST版图设计
• 5.6 本章小结
• 第六章 总结与展望
• 6.1 总结
• 6.2 展望
• 致谢
• 参考文献
• 攻读硕士学位期间发表的论文和参加科研情况