基于单片机和FPGA的高精度智能测时仪的设计

论文摘要

区截装置测速法是现代靶场中弹丸测速的普遍方法,测时仪作为区截装置测速系统的主要组成部分,其性能直接影响弹丸测速的可靠性和精度。本文根据测时仪的发展现状,按照设计要求,设计了一种基于单片机和FPGA的高精度智能测时仪,系统工作稳定、操作方便、测时精度可达25ns。本文详细给出了系统的设计方案。该方案提出了一种在后端用单片机处理干扰信号的新方法,简化了系统硬件电路的设计,提高了测时精度;提出了一种基于系统基准时间的测时方案,相对于传统的测时方法,该方案为分析试验过程提供了有效数据,进一步提高了系统工作的可靠性;给出了一种输入信息处理的有效方法,保证了系统工作的稳定性。本文设计了系统FPGA逻辑电路,包括输入信号的整形滤波、输入信号的捕捉、时基模块、异步时钟域间数据传递、与单片机通信、单片机I/O总线扩展等;实现了系统单片机程序,包括单片机和FPGA的数据交换、干扰信号排除和弹丸测速测频算法的实现、LCD液晶菜单的设计和打印机的控制、FLASH的读写、上电后对FPGA的配置、与上位机的通信等;分析了系统的误差因素,给出了系统的误差和相对误差的计算公式;通过实验室模拟测试以及靶场现场测试,结果表明系统工作可靠、精度满足设计要求、人机界面友好。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 弹丸测速技术研究的意义
• 1.2 弹丸测速技术国内外的发展与现状
• 1.3 测时仪的发展概况
• 1.4 本文的主要工作
• 第二章 系统方案的设计
• 2.1 弹丸测速和测时的原理
• 2.1.1 弹丸测速原理
• 2.1.2 测时仪测时原理
• 2.2 系统要求
• 2.2.1 系统要求
• 2.2.2 系统设计要求的分析
• 2.3 测时仪的系统方案设计
• 2.3.1 测时仪的组成
• 2.3.3 干扰信号排除模块的设计
• 2.3.4 计数模块的设计
• 2.3.5 其他模块的设计
• 2.3.6 整个系统方案的设计
• 2.4 本章小结
• 第三章 系统 FPGA逻辑电路的设计
• 3.1 系统FPGA芯片的选型
• 3.1.1 FPGA器件选型的一般原则
• 3.1.2 FPGA厂商的选择
• 3.1.3 FPGA型号的选择
• 3.2 FPGA输入信号滤波电路的设计
• 3.2.1 噪声信号的来源和分析
• 3.2.2 一般排除噪声信号的方法
• 3.2.3 本系统中滤波电路的设计
• 3.3 信号捕捉电路的设计
• 3.3.1 存储使能信号的产生
• 3.3.2 存储地址的生成
• 3.4 异步时钟域接口的设计
• 3.4.1 不同时钟域的数据传递
• 3.4.2 基于大容量SRAM的异步时钟域接口的设计
• 3.4.3 基于异步FIFO的异步时钟域接口的设计
• 3.5 FPGA与单片机的接口设计
• 3.5.1 FPGA与单片机的接口
• 3.5.2 FPGA片内单片机接口的实现
• 3.5.3 FPGA和单片机之间通信协议的制定
• 3.6 本章小结
• 第四章 系统单片机程序的设计
• 4.1 单片机主程序设计
• 4.2 测速测频子程序的设计
• 4.3 液晶显示子程序的设计
• 4.3.1 液晶控制/驱动器ST7920 简介
• 4.3.2 RAM的三种显示特性区
• 4.3.3 LM3033B液晶的硬件接口
• 4.3.4 液晶显示程序的设计
• 4.4 打印机驱动子程序的设计
• 4.4.1 SJWY系列微型打印机的技术特点
• 4.4.2 SJ-A153PC16 微型打印机的硬件接口
• 4.4.3 SJ-A153PC16 微型打印机驱动程序的设计
• 4.5 本章小结
• 第五章 系统的验证测试与误差分析
• 5.1 系统的验证测试
• 5.1.1 系统主要的性能设计指标
• 5.1.2 实验室环境下的模拟测试
• 5.1.3 现场环境下打靶测试
• 5.2 系统误差分析
• 5.2.1 系统误差来源
• 5.2.2 系统误差合成
• 5.3 本章小结
• 第六章 结束语
• 致谢
• 参考文献
• 附录 在读期间发表的论文