一、LVDS接口电路及设计（论文文献综述）
黄志宁[1]（2021）在《通用数据发生模块硬件电路设计与实现》文中进行了进一步梳理数据发生器因其可以输出复杂的数字激励信号而在电子信息行业中得到越来越广泛的应用。随着数据接口类型的多样化,具有能够兼容不同数据接口类型能力的通用数据发生模块成为研究重点。本文通过对不同DAC的数据接口类型、数据传输速率以及数据位宽进行调研统计,设计了一款能够兼容CMOS、LVDS和JESD204B接口DAC的通用数据发生模块。具体工作内容为:1、总体方案设计。通过对不同DAC的CMOS、LVDS和JESD204B接口数据速率和引脚数量分析,选用FPGA作为通用数据发生模块的控制器、FMC接口作为通用数据发生模块的接口;对比PCI总线和PCIe总线数据传输速率,使用传输速率更高的PCIe进行总线设计;通过对SRAM与SDRAM的读取速率和存储容量进行分析和对比,采用存储容量大、访问速度快的DDR3 SDRAM作为数据存储器。2、硬件电路设计。分析PCIe总线接口、DDR3 SDRAM数据存储器以及FMC接口的管脚需求,对FPGA进行比较选型;采用FPGA和DDR3 SDRAM进行数据发生模块设计;参照设计指标,进行FMC接口与FPGA之间的管脚分配,以实现对CMOS、LVDS和JESD204B接口的兼容。3、FPGA逻辑设计。采用PCIe硬核完成通用数据发生模块的总线设计,并实现与上位机之间的数据通信。使用AXI总线连接PCIe DMA与DD3 SDRAM读写控制IP核,进行总线接口到数据存储器之间的数据传输并完成数据存储。采用AXI DMA IP核进行数据读取逻辑设计并实现数据读取。通过对CMOS、LVDS和JESD204B接口数据传输方式的讨论,完成不同数据接口数据发送逻辑设计并实现数据输出。经过测试与验证,本文设计的通用数据发生模块存储容量为8GB,能够兼容CMOS、LVDS和JESD204B接口且引脚最大输出速率分别为300Mbps、1250Mbps和6.25Gbps。
王友[2]（2021）在《多协议实时网络数据转换系统硬件设计》文中指出分布式数据采集系统具有可靠性高、适应能力强、实时性好等特点,被广泛运用于海洋勘探、水下预警等领域。数据转换系统作为分布式数据采集系统的重要组成部分,负责接收前端采样数据并进行预处理,通过多种协议接口实时传输至后端信号处理设备。研发支持高带宽、多协议传输的数据转换系统具有较高的工程实用价值。多协议实时网络数据转换系统以PowerPC系列嵌入式CPU和Xilinx Artix-7系列FPGA组成异构计算平台,实现前端采样数据接收、数据预处理、数据缓存与传输等功能,通过多种对外接口与后端信号处理设备通信。系统通过ATM接口接收前端采集系统的采样数据,由嵌入式CPU完成预处理,通过GMII接口与FPGA实现高带宽通信,完成数据转发;通过多路并行LVDS接口与数据存储装置通信,实现数据记录、回放功能;通过多路并行RS485接口与数据处理设备交互;通过多路千兆网络接口与网络交换设备交互。本文对所设计的样机系统进行了信号完整性仿真验证,测试了系统硬件电路与关键信号质量;完成了接口功能验证并测试了样机的整体功能。经测试,系统功能及指标达到了设计要求。
张泽芳[3]（2020）在《多接口采编存储技术的研究与实现》文中进行了进一步梳理数据采编存储装置在智能交通以及飞机、卫星等武器装备系统的研制、测试、试验和维护等领域的应用十分广泛。在真实的飞行环境下进行飞行试验时,数据采编存储装置一方面要实现与飞行器的通信,另一方面要记录飞行器的工作状态和参数。飞行器的数据采编记录装置涉及多种接口类型数据的采集、编码和存储,因此,多接口采编存储技术的研究与实现有着重要的意义。本文主要针对多种通信接口的数据采编存储技术进行研究,具体包括:1553B总线接口、RS422接口、LVDS接口的电路设计及逻辑实现;数据混合编帧处理以及数据存储三个部分。论文首先介绍了数据采编记录装置的研究背景及意义,设计了采编存储装置的总体方案。其次,针对不同的通信接口分别进行了硬件电路的设计及逻辑实现,并对多种接口类型的数据进行了混合编帧处理;然后,完成了存储部分总体方案以及存储芯片控制逻辑的设计。本文使用VHDL硬件描述语言完成了FPGA逻辑设计,并运用模块化设计方法对各模块进行了划分。重点论述了1553B接口单元的方案选择、电路设计、BU-61580协议芯片的初始化配置,以及多通信接口数据传输速率不匹配问题的解决方法;并采用CRC+ECC双校验机制对打包后的数据进行可靠地接收与存储。通过搭建测试平台,对采编存储装置进行了测试和验证,结果表明采编存储装置可有效接收并记录16MB/s的LVDS数据、2.4576Mb/s的RS422数据以及1Mb/s的1553B数据,而且记录的数据真实可靠。
雷武伟[4]（2020）在《基于FPGA的高速数据采编控制器的设计与实现》文中进行了进一步梳理高速数据的采集是飞行试验中的重要环节,本论文依托“某遥测系统采编控制器的研制”项目,设计了基于FPGA的高速数据采编控制器,设备用于在飞行试验中采集编码转发多种模拟量数据和数字量数据,并且有效地控制存储器进入相应的工作状态,这些试验数据对飞行器的设计、验证和校准具有实际意义,同时也是新型飞行器改进和研发的直接数据来源。本文首先介绍了采编控制器所属系统的系统组成以及其主要功能,并根据模块化设计原则设计了模拟量采集卡、数字量卡、主控卡和电源卡。其次从硬件电路设计入手,设备以FPGA为主控制器,信号调理电路、模拟开关和数模转化器及其外围电路完成模拟量数据的采集工作,通过RS-422接口完成两路PCM数据的接收以及指令信息和状态信息的收发,在LVDS数据收发电路中采用了信号调理技术,对LVDS信号进行均衡和预加重以达到设计要求。然后在逻辑设计部分介绍了基于ROM表的多路模拟量采集逻辑设计、数字量的收发逻辑设计、基于混合编帧技术和时分复用技术的多种数据采集打包方式设计以及通过一种基于8B/10B+CRC的反馈纠错机制来提高数据链路可靠性的设计。最后搭建测试平台对设备的功能和性能进行测试,测试结果表明,设备可以有效地进行数据采集编帧,并可以240Mbps的数据传输速率进行100米的无误码传输,设备工作稳定,满足任务要求,且该设备已成功应用于某飞行器中。
张晓雷[5]（2020）在《基于8B/10B+CRC的高速数据长距离可靠传输设计》文中研究指明在现今工程应用中,我们有时需要对恶劣环境下的信息数据进行采集分析,出于测试人员安全方面的考虑,测试设备通常距离被测目标较远。在这种背景下,我们提出了一种高速数据远距离传输可靠性设计方案。针对高速信号在长距离传输过程中由于反射、串扰和传输线损耗等诸多信号完整性问题而引起的数据丢数与误码现象,需要从硬件和嵌入式软件两方面进行优化设计。本文首先根据课题的技术要求,对高速数据远距离传输的测试平台进行了总体方案设计,并对通用测试设备板卡间的交互协议设计进行了简单介绍;其次在高速数据远距离传输方式的选择方面进行逐步分析介绍,在确定了LVDS传输方式的基础上对LVDS硬件电路的设计进行了详细的介绍;之后为了解决高速信号在远距离传输中由于阻抗突变而引起的衰减和畸变,对传输线上高速信号在传输过程中存在的信号反射进行了分析和抑制;同时对嵌入式软件中的关键逻辑进行了详细介绍,主要包括通用测试设备板卡间的交互协议、LVDS传输链路的可靠性设计、采用8B/10B编码的方式实现高速远距离数据流中的直流平衡以及基于CRC校验的反馈纠错机制设计;最后搭建测试验证平台验证本文中高速数据远距离传输链路设计的可靠性。本文最后在搭建的数据传输平台上配合相应的上位机软件,在不同环境下进行了大量的试验后,验证了本文设计的高速数据远距离传输链路具有较高的可靠性,实现了高速数据以240Mbps传输速率在100m距离下的可靠传输。
石梦涵[6]（2020）在《高速CMOS SubLVDS收发器接口电路设计》文中研究指明随着当今世界信息技术的飞速发展,数据传输量与传输速度不断提高,芯片的工作频率越来越高。传统的I/O传输接口已经难以满足越来越高的实际需求。因此,研究高速度、低功耗且抗干扰能力强的新型I/O接口势在必行。超低压差分信号技术（Sub Low Voltage Differential Signaling,简称SubLVDS）是一种输出电压摆幅很低的串行传输接口方式,是实现芯片内外高速数据传输的有效方式,具有传输速度快,功耗低,噪声小等优点。本文在对SubLVDS接口技术的工作原理充分理解后,设计出一种应用于单光子探测器读出芯片的高速SubLVDS收发器I/O接口电路,主要包括发送器和接收器两部分。发送器将芯片内输出的24位并行信号转换成1位串行信号,再将得到的串行信号转换成一对超低压差分信号高速输出到芯片外。接收器用于接收芯片外的高速信号到芯片内,在本设计中用于接收芯片外提供的高速时钟信号供芯片内其他模块使用。本论文所设计的SubLVDS发送器中的核心驱动器采用带有摆率补偿的双电流源驱动结构,补偿响应信号的振荡振铃现象。在发送器中引入共模反馈回路,保证I/O输出接口的输出共模稳定。所设计的接收器由轨到轨前置放大器及迟滞比较器共同实现。论文采用SMIC 0.13μm 1P8M标准CMOS工艺设计了一款基于SubLVDS技术的高速收发器接口电路,深入研究了该技术的工作原理,进行了电路原理图的设计实现与仿真分析,并完成了版图绘制。利用Cadence软件对绘制的电路版图在九种工艺角下进行了仿真。仿真结果显示在1.2V工作电压下,SubLVDS发送器传输速度可达到640Mbps,输出共模可稳定在900mV附近,输出信号可以实现稳定正确地传输。接收器可稳定接收外部传入的640MHz的时钟信号,并且转换得到的时钟信号占空比基本可达50%,各项功能均满足了设计要求。
王凯笛[7]（2020）在《基于AD9361的宽带无线通信平台研发》文中认为随着电子技术的发展,人们对通信的要求越来越高。传统的通信设备采用功能单一的定制芯片开发,不仅开发周期长,而且可移植性差,无法应对通信技术日新月异的变化。同时由于传统设备体积大,不便于开展教学工作与科学研究。软件无线电和自动增益控制（Automatic Gain Control,AGC）的应用是解决上述问题的关键技术。因此本文采用软件无线电技术和AGC技术开发了一款无线通信平台。重点研究了软件无线电底层的调制解调技术和射频芯片AD9361中包含的AGC技术。针对实际应用过程中出现的较大噪声干扰而导致自动增益系统在接收数据的过程中出现的增益解锁问题,提出并实现了一种控制接收机AGC的方法。经过测试,该方法在低信噪比下系统误码率可降低2倍。本文以工程项目为基础,首先分析了软件无线电和AGC技术的研究现状,之后对系统用到的关键技术进行研究,重点在于正交调制技术和AGC技术。本文采用Xilinx公司生产的XC7Z030芯片设计了一款ARM+FPGA架构的通信平台。平台分为两大部分:基带处理部分和射频处理部分。采用软硬件结合的思想,在FPGA中实现基带的信号处理,在ARM中实现控制信号的整体调用,射频信号处理部分采用AD9361芯片。其次,对基带电路进行设计,并重点研究了AGC的配置方法。基带部分实现了同步模块和纠相偏模块的电路设计,同时对数据传输用到的LVDS接口和配置AD9361用到的SPI接口电路进行设计。射频端重点研究了快速AGC模式的配置。在实际应用过程中,根据出现的增益解锁问题提出了一种控制AGC的方法,该方法提升了系统的抗干扰能力。最后依据项目技术要求,对平台进行测试,根据测试过程中遇到性能不达标的问题,提出相应的解决办法,最终提高了系统性能,使系统满足工程技术要求,完成通信平台的设计和搭建。
黄争志[8]（2020）在《过钻具阵列声波测井主控电路的设计与实现》文中进行了进一步梳理石油测井技术在石油的勘探与开采中有着极为重要的作用。针对当前水平井、大斜度井测井难题,提出过钻具阵列声波测井技术。过钻具阵列声波测井技术能够避免常规电缆测井可能出现的遇阻、遇卡等高风险作业问题,提高测井时效。井下主控电路是过钻具阵列声波测井仪器的核心模块,其为仪器和采集条带处理模块提供了传输枢纽,同时也是井下测井流程的控制中心。为了满足低功耗、耐高温、高集成度的性能需求和多模式激发、阵列化并行接收、大容量存储、高速传输的功能需求。提出了一种基于FPGA的过钻具阵列声波测井的主控电路的设计方案。该方案完全采用FPGA芯片（A3P1000）作为核心控制处理器,产生多模式阵列声波激发与接收时序,控制采集数据的编排和FLASH存储,实现与上位机的USB接口通信和通过遥传短接的数据上传。实验结果表明:完全基于FPGA的主控单元能够为过钻具阵列声波测井信号的激发接收提供精确可靠的控制时序,相比于多MCU方案和FPGA+DSP方案,具有集成度高、功耗低、实时性强的优点。本文的主要创新点在于:1.功耗更低:采用去掉DSP芯片,功耗低至1560m W;2.集成度更高:长278mm、宽38mm的PCB面积上完成全部需求;3.大容量数据存储:设计了16GB内存的NANDFLASH存储方案,可存储7小时工作的声波数据;4.高速传输:设计了USB2.0接口,可全速实现480Mbps的传输速率;5.误码率更低:在采集板和主控板之间设计了差分抗干扰的LVDS接口。
黄俊杰[9]（2020）在《基于USB3.0接口的超高分辨率高速工业相机设计》文中研究表明随着“工业4.0”和“中国制造2025”的提出,机器视觉慢慢走入了人们的视野,在机器视觉应用系统中,图像采集模块起着重要作用,它采集的图像的质量对后续的处理与决策模块会有很大影响,同时图像采集模块中的成像装置与采集卡的好坏也会对采集的图像质量有影响。近年来随着科学技术的进步以及工业生产领域的需要,对工业相机的性能提出了更高的要求。基于此,本论文研究设计了基于USB3.0接口的超高分辨率高速工业相机。本论文研究的工业相机内容包含图像采集、图像处理与图像传输三大部分。在图像采集方面,本论文分析了现有CMOS图像传感器传输接口发展现状,选用了四款Sony公司的CMOS图像传感器IMX178、IMX334、IMX342和IMX571用作图像采集的前端,其数据传输接口分别为LVDS接口、MIPICSI-2接口、SLVS接口和SLVS-EC接口。本论文针对不同CMOS图像传感器传输接口的特点设计了不同的接口解析方案,进行了工业相机硬件电路设计。由于不同CMOS图像传感器传输接口的传输协议及电气特性不同,所以主控FPGA芯片也不尽相同,其中LVDS接口和SLVS接口使用Xilinx Artix-7系列FPGA芯片做解析和处理。MIPI CSI-2接口使用的是Lattice Crosslink系列的FPGA芯片做解析,解析完成之后使用Xilinx Artix-7系列FPGA芯片做处理。SLVS-EC接口使用的是Microsemi PolarFire系列的FPGA芯片做解析与处理。在图像处理方面,本论文利用FPGA并行处理的优势,在FPGA上实现了硬件ISP,具体包括去马赛克、自动白平衡、颜色矩阵校正和伽马校正四个处理流程。为了使图像传输时不会出现丢帧的现象,设计了帧缓存模块,选用了容量为4Gbit的DDR3芯片做外部缓存,可以支持在图像数据传输时缓存8张图像,使图像传输更加稳定。由于需要在Xilinx FPGA和Microsemi FPGA上都实现DDR3帧缓存,所以本论文还对两个FPGA芯片上的DDR3读写时序进行了详细分析。在图像传输方面,本论文选用了技术较成熟、传输速率较快的USB3.0接口进行图像数据传输。在分析了 USB3.0传输协议后,针对工业相机图像数据的传输特点,选用块传输的方式进行传输。最后,选择将CYUSB3014配置为同步Slave FIFO模式,在FPGA内通过异步FIFO实现FPGA与CYUSB3014的数据高速传输。最后对基于这四款CMOS图像传感器的工业相机进行了详细的系统仿真和调试,仿真和调试结果符合预期。之后进行了系统测试,测试过程包括在4ms曝光条件下的四款工业相机传输帧率、DDR3缓存测试和工业相机拍摄测试。给出了最终四种图像传感器样机拍摄的细胞切片图,细胞结构纹理清晰。综合测试结果表明,所开发的四款工业相机可以很好地应用到工业图像系统中。
李磊[10]（2020）在《面向半实物仿真的远程网络化框架设计与实现》文中研究表明半实物仿真技术可替换真实环境或是设备实现真实、可靠的仿真验证,在设备设计、研制、交付等不同阶段都起到关键作用。目前新型装备的研制和测试过程中对于半实物仿真提出了更高的要求,在不同地理位置的分系统在设计和研制初期就需要构建完善的半实物仿真框架,这样传统单一的仿真计算机已经不能满足现实需求,远程、网络化的高性能仿真中心已经被工业部门提上日程。半实物仿真需要接入部分实物形成闭环仿真回路,实时性是建立半实物仿真的前提条件,所以实现远程网络化的半实物仿真的关键是构建一种低延时、高可靠性、高带宽的远距离通信网络完成仿真过程中的通信。本文综合分析了半实物仿真技术的远程网络化需求,以及光纤通道技术,提出了基于光纤网络构建的远程半实物仿真网络框架。根据实际项目需求和设计要求提出了构建远程仿真网络的光纤低延时接口设备和光纤路由设备的总体设计方案。面对低延时需求和真实半实物仿真的接口信号,在光纤低延时接口设备上通过不同的接收方式实现信号采集。针对RS485总线、低速IO等10Mbps以下的低速信号采用采样/重构的方式来实现稳定低延时的信号传输。针对多种传输协议100Mbps以上的LVDS总线通信信号,设计并实现LVDS多协议模块通过协议解析/转发的方式实现信号传输。同时根据信号的采集传输方式不同,设计了一种混合光纤路由协议,实现半实物仿真接口信号在光纤网络上的低延时传输,其中通过流模式和帧模式分别传输低速接口信号和高速LVDS接口信号。在此光纤路由协议的基础上设计并实现光纤路由设备,首先,采用配置映射的方式实现低速信号的低延时路由分发,然后,详细分析了数据帧长度与传输延时的关系,设计了适应不同协议LVDS信号传输的光纤网络数据帧HWIL-OFN（Hardware In The Loop Simulation-Optical Fiber Network,应用于半实物仿真的光纤网络数据帧）,来实现LVDS数据的低延时路由分发。实际测试表明,本设计所研制的光纤低延时接口设备和光纤路由均满足设计要求,可实现高速、稳定和低延时的远程半实物仿真网络框架。文中还采用OPNET网络仿真软件验证了本文设计的光纤网络协议在延时方面相较于标准FC网络具有明显优势。
二、LVDS接口电路及设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、LVDS接口电路及设计（论文提纲范文）
（1）通用数据发生模块硬件电路设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 主要研究内容与章节安排 |
| 第二章 总体方案设计 |
| 2.1 需求分析 |
| 2.2 总线方案分析 |
| 2.3 地址发生器方案分析 |
| 2.4 数据存储方案分析 |
| 2.4.1 常用存储器的介绍和对比 |
| 2.4.2 DDR3 SDRAM存储方案可行性分析 |
| 2.5 接口方案分析 |
| 2.5.1 CMOS、LVDS和 JESD204B接口介绍 |
| 2.5.2 接口模块设计 |
| 2.6 总体方案设计 |
| 2.7 本章小结 |
| 第三章 硬件电路设计 |
| 3.1 总线接口模块设计 |
| 3.1.1 PCIe总线接口方案分析 |
| 3.1.2 PCIe总线接口电路设计 |
| 3.2 数据发生模块设计 |
| 3.2.1 DDR3 SDRAM模块设计 |
| 3.2.2 FPGA选型 |
| 3.3 子板接口模块设计 |
| 3.4 时钟模块和电源模块设计 |
| 3.4.1 时钟模块设计 |
| 3.4.2 电源模块设计 |
| 3.5 本章小结 |
| 第四章 逻辑模块设计 |
| 4.1 AXI4 总线接口 |
| 4.1.1 AXI4 总线介绍 |
| 4.1.2 AXI4 总线工作原理 |
| 4.2 数据写入逻辑设计 |
| 4.3 数据读取逻辑设计 |
| 4.3.1 基于AXI DMA IP的数据读取控制 |
| 4.3.2 描述符链生成模块设计 |
| 4.4 数据发送逻辑设计 |
| 4.4.1 CMOS接口发送逻辑设计 |
| 4.4.2 LVDS接口发送逻辑设计 |
| 4.4.3 JESD204B接口发送逻辑设计 |
| 4.5 本章小结 |
| 第五章 测试与验证 |
| 5.1 测试平台搭建 |
| 5.2 通用数据发生模块测试 |
| 5.2.1 CMOS接口测试 |
| 5.2.2 LVDS接口测试 |
| 5.2.3 JESD204B接口测试 |
| 5.2.4 存储容量测试 |
| 5.3 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间取得的成果 |
（2）多协议实时网络数据转换系统硬件设计（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 选题的背景和意义 |
| 1.2 相关研究概述 |
| 1.2.1 分布式数据采集系统发展和现状 |
| 1.2.2 异构计算平台概述 |
| 1.2.3 网络协议和通信接口概述 |
| 1.3 主要研究内容和论文组织结构 |
| 1.3.1 主要研究内容 |
| 1.3.2 论文组织结构 |
| 2 系统总体方案设计 |
| 2.1 数据转换系统需求分析 |
| 2.2 数据转换系统硬件整体方案设计 |
| 2.2.1 系统整体方案与芯片选型 |
| 2.2.2 系统功能模块划分 |
| 2.3 本章小结 |
| 3 系统模块详细设计 |
| 3.1 主处理器模块电路设计 |
| 3.1.1 DDR SDRAM模块 |
| 3.1.2 Flash程序存储模块 |
| 3.1.3 ATM接口控制模块 |
| 3.1.4 千兆电口和千兆光口模块 |
| 3.1.5 百兆以太网模块 |
| 3.1.6 UART模块 |
| 3.1.7 GMII接口模块 |
| 3.1.8 电源模块及复位模块 |
| 3.2 协处理器模块电路设计 |
| 3.2.1 SPI Flash模块 |
| 3.2.2 GMII接口模块 |
| 3.2.3 RS485 接口模块 |
| 3.2.4 LVDS接口模块 |
| 3.2.5 电源模块 |
| 3.3 PCB设计 |
| 3.3.1 PCB布局 |
| 3.3.2 PCB叠层设计 |
| 3.3.3 PCB布线及关键信号仿真 |
| 3.3.4 系统PCB设计结果 |
| 3.4 本章小结 |
| 4 FPGA逻辑功能设计 |
| 4.1 GMII传输模块 |
| 4.1.1 GMII MAC模块 |
| 4.1.2 MDIO控制模块 |
| 4.1.3 UDP解包模块 |
| 4.1.4 UDP发送控制模块 |
| 4.1.5 初始化配置模块 |
| 4.2 大小端转换模块 |
| 4.3 LVDS传输模块 |
| 4.3.1 记录模块 |
| 4.3.2 回放模块 |
| 4.4 RS485 传输模块 |
| 4.5 其他模块 |
| 4.6 本章小结 |
| 5 系统测试 |
| 5.1 系统硬件测试 |
| 5.2 电源测试 |
| 5.2.1 电源纹波和噪声测试 |
| 5.2.2 电源上电时序测试 |
| 5.3 关键信号测试 |
| 5.4 接口功能测试 |
| 5.5 系统功能测试 |
| 5.5.1 记录模式功能测试 |
| 5.5.2 回放模式功能测试 |
| 5.6 系统功耗测试 |
| 5.7 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简历 |
（3）多接口采编存储技术的研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文主要内容及章节安排 |
| 2 多接口采编存储装置总体方案设计 |
| 2.1 需求分析 |
| 2.2 方案设计原则 |
| 2.3 总体方案设计 |
| 2.4 本章小结 |
| 3 采编模块的设计与实现 |
| 3.1 1553B总线接口设计 |
| 3.1.1 1553B总线简介 |
| 3.1.2 1553B总线接口方案选择 |
| 3.1.3 1553B总线接口电路设计 |
| 3.1.4 BU-61580 初始化 |
| 3.1.5 消息传输流程 |
| 3.2 LVDS接口设计 |
| 3.2.1 LVDS原理简介 |
| 3.2.2 LVDS接口电路设计 |
| 3.2.3 LVDS接口逻辑设计 |
| 3.3 RS422 接口设计 |
| 3.3.1 RS422 原理简介 |
| 3.3.2 RS422 接口电路设计 |
| 3.3.3 RS422 接口逻辑设计 |
| 3.4 多接口数据混合编帧逻辑设计 |
| 3.4.1 设计思路 |
| 3.4.2 数据编帧处理 |
| 3.4.3 缓存容量分析 |
| 3.5 本章小结 |
| 4 存储模块的设计与实现 |
| 4.1 存储模块总体设计 |
| 4.2 存储芯片选型 |
| 4.3 双校验机制 |
| 4.4 存储芯片控制逻辑设计 |
| 4.4.1 无效块管理 |
| 4.4.2 FLASH读写操作 |
| 4.5 本章小结 |
| 5 性能测试及验证 |
| 5.1 测试平台与测试环境 |
| 5.2 测试过程与结果分析 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士期间发表的论文及所取得的研究成果 |
| 致谢 |
（4）基于FPGA的高速数据采编控制器的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1.绪论 |
| 1.1 课题研究背景及目的和意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 本文的研究内容及安排 |
| 2.总体方案设计 |
| 2.1 系统组成及主要功能 |
| 2.2 方案设计 |
| 2.2.1 模拟量采集卡 |
| 2.2.2 数字量卡 |
| 2.2.3 主控卡 |
| 2.2.4 电源卡 |
| 2.2.5 采编控制器的工作流程 |
| 2.3 本章小结 |
| 3.硬件电路设计与分析 |
| 3.1 模拟量采集电路设计 |
| 3.1.1 模拟信号调理电路设计 |
| 3.1.2 模拟开关选型 |
| 3.1.3 模数转换器及其驱动电路设计 |
| 3.2 数字量电路设计 |
| 3.2.1 指令接收及状态发送 |
| 3.2.2 PCM数据接口电路设计 |
| 3.2.3 LVDS数据接口电路设计 |
| 3.3 电源模块设计 |
| 3.3.1 开关电源模块设计 |
| 3.3.2 LDO电源模块设计 |
| 3.4 本章小结 |
| 4.FPGA内部逻辑设计及关键技术研究 |
| 4.1 模拟量采集控制逻辑设计 |
| 4.2 数字量收发逻辑设计 |
| 4.2.1 消抖滤波设计 |
| 4.2.2 指令及状态的逻辑设计 |
| 4.2.3 PCM数据接收的逻辑设计 |
| 4.3 多种数据混合编帧设计 |
| 4.3.1 多种数据混合编帧总体方案设计 |
| 4.3.2 数据缓存方式的选用 |
| 4.3.3 数据包格式的确定 |
| 4.3.4 混合编帧模块处理流程 |
| 4.3.5 FIFO大小的设置 |
| 4.4 LVDS数据传输的高可靠性优化设计 |
| 4.4.1 产生误码的类型与解决误码的方式 |
| 4.4.2 8B/10B编码的应用 |
| 4.4.3 CRC冗余校验码的应用 |
| 4.4.4 反馈纠错法的实现及应用 |
| 4.5 本章小结 |
| 5.设备性能测试与验证 |
| 5.1 测试平台的组成与搭建 |
| 5.2 模拟量采集精度的测试 |
| 5.3 数据混合编帧与长线传输的可靠性验证 |
| 5.4 本章小结 |
| 6.总结与展望 |
| 6.1 设计研究总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（5）基于8B/10B+CRC的高速数据长距离可靠传输设计（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题的研究背景及来源 |
| 1.2 课题目的及意义 |
| 1.3 国内外发展动态 |
| 1.4 研究内容及论文安排 |
| 2 数据传输平台方案设计 |
| 2.1 数据传输平台总体方案设计 |
| 2.2 通用测控台设计 |
| 2.2.1 总体框图设计 |
| 2.2.2 板卡间交互协议设计 |
| 2.3 记录器设计 |
| 2.4 本章小结 |
| 3 数据传输链路分析和关键硬件电路优化设计 |
| 3.1 高速信号长线传输方式的选择 |
| 3.1.1 高速信号的定义 |
| 3.1.2 串行通信方式的选择 |
| 3.1.3 自同步方式的选择 |
| 3.1.4 LVDS低压差分传输方式的选择 |
| 3.2 LVDS接口电路的设计 |
| 3.2.1 LVDS简介 |
| 3.2.2 LVDS硬件电路设计 |
| 3.3 LVDS远距离传输线设计 |
| 3.3.1 传输线的介绍 |
| 3.3.2 传输线上信号的反射和抑制 |
| 3.4 本章小结 |
| 4 数据传输链路内部关键逻辑设计 |
| 4.1 测控台板卡间交互协议设计 |
| 4.1.1 背板总线交互协议 |
| 4.1.2 逻辑实现 |
| 4.2 LVDS传输的可靠性 |
| 4.2.1 LVDS链路初始化 |
| 4.2.2 LVDS传输逻辑优化设计 |
| 4.3 8B/10B编码链路设计 |
| 4.3.1 8B/10B编码方案 |
| 4.3.2 Disparity和 Run Disparity |
| 4.3.3 8B/10B编码仿真验证 |
| 4.3.4 8B/10B编码违例问题 |
| 4.4 基于CRC校验的反馈纠错机制设计 |
| 4.4.1 CRC校验的优化设计 |
| 4.4.2 反馈纠错机制的设计 |
| 4.4.3 数据发送方逻辑设计 |
| 4.4.4 数据接收方逻辑设计 |
| 4.5 本章小结 |
| 5 高速长距离传输链路功能测试及验证 |
| 5.1 测试及验证环境的搭建 |
| 5.2 CPCI机箱背板协议验证 |
| 5.3 硬件电路优化结果的分析验证 |
| 5.3.1 LVDS信号远距离传输中的衰减分析 |
| 5.3.2 衰减畸变信号的恢复再生验证 |
| 5.4 重传纠错设计机制的验证 |
| 5.5 高速数据长距离传输可靠性验证 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 研究总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读学位期间发表的论文及科研成果 |
| 致谢 |
（6）高速CMOS SubLVDS收发器接口电路设计（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题的研究背景及意义 |
| 1.2 国内外发展情况 |
| 1.3 本文研究内容 |
| 1.4 本文组织结构 |
| 第2章 SUBLVDS收发器理论分析 |
| 2.1 SUBLVDS收发器工作原理 |
| 2.1.1 SUBLVDS收发器工作原理 |
| 2.1.2 LVDS接口典型连接方式 |
| 2.1.3 SUBLVDS技术特点 |
| 2.2 SUBLVDS的技术指标 |
| 2.2.1 SUBLVDS协议标准 |
| 2.2.2 主要技术指标 |
| 2.3 信号完整性分析 |
| 2.3.1 信号反射 |
| 2.3.2 串扰 |
| 2.3.3 传输损耗 |
| 2.4 本章小结 |
| 第3章 SUBLVDS发送器电路设计与仿真 |
| 3.1 发送器整体结构 |
| 3.2 驱动器电路设计 |
| 3.2.1 驱动器典型结构 |
| 3.2.2 整体驱动器电路 |
| 3.2.3 单端转差分电路设计 |
| 3.2.4 缓冲级电路设计 |
| 3.2.5 核心驱动器电路设计 |
| 3.2.6 内部终端电阻电路设计 |
| 3.2.7 共模调节运放电路设计 |
| 3.2.8 基准共模产生电路设计 |
| 3.2.9 共模反馈实现方式 |
| 3.3 并行转串行电路设计 |
| 3.3.1 并行转串行电路整体结构 |
| 3.3.2 移位寄存器电路设计 |
| 3.3.3 帧信号产生电路 |
| 3.3.4 测试电路设计 |
| 3.4 发送器电路仿真分析 |
| 3.4.1 并行转串行电路仿真 |
| 3.4.2 驱动器电路仿真分析 |
| 3.5 本章小结 |
| 第4章 SUBLVDS接收器电路设计与仿真 |
| 4.1 SUBLVDS接收器原理与结构 |
| 4.1.1 SUBLVDS接收器工作原理 |
| 4.1.2 本课题SUBLVDS接收器结构 |
| 4.2 轨对轨前置放大器 |
| 4.3 比较器和输出缓冲级 |
| 4.4 接收器电路仿真 |
| 4.5 本章小结 |
| 第5章 版图设计及实现 |
| 5.1 版图设计 |
| 5.1.1 本课题版图设计规则 |
| 5.1.2 发送器版图 |
| 5.1.3 接收器版图 |
| 5.2 版图后仿真 |
| 5.2.1 发送器版图后仿真 |
| 5.2.2 接收器版图后仿真 |
| 5.3 本章小结 |
| 第6章 总结与展望 |
| 参考文献 |
| 作者简介及科研成果 |
| 致谢 |
（7）基于AD9361的宽带无线通信平台研发（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题来源 |
| 1.2 课题研究背景及意义 |
| 1.3 国内外研究现状 |
| 1.3.1 软件无线电研究现状 |
| 1.3.2 AGC研究现状 |
| 1.4 本文研究重点 |
| 1.5 论文工作安排 |
| 第二章 无线通信平台关键技术研究 |
| 2.1 软件无线电相关技术 |
| 2.1.1 正交调制技术 |
| 2.1.2 基带QPSK调制技术 |
| 2.1.3 扩频技术 |
| 2.2 基于AD9361的通信平台技术 |
| 2.2.1 AD9361的工作原理 |
| 2.2.2 AGC原理 |
| 2.2.3 SPI通信原理 |
| 2.3 本章小结 |
| 第三章 基于AD9361的通信平台相关设计 |
| 3.1 项目需求 |
| 3.2 芯片选型 |
| 3.3 系统整体框架 |
| 3.4 接口电路设计 |
| 3.4.1 SPI电路设计 |
| 3.4.2 LVDS接口设计 |
| 3.5 基带信号处理相关电路设计 |
| 3.5.1 帧同步电路设计 |
| 3.5.2 纠相偏电路设计 |
| 3.6 AGC相关设计 |
| 3.6.1 AGC配置方法 |
| 3.6.2 自动增益控制方法 |
| 3.7 本章小结 |
| 第四章 系统仿真与测试 |
| 4.1 平台总体概述 |
| 4.2 接口测试 |
| 4.2.1 SPI电路测试 |
| 4.2.2 LVDS接口测试 |
| 4.3 基带模块测试 |
| 4.3.1 同步模块测试 |
| 4.3.2 纠相偏模块测试 |
| 4.4 AGC模块测试 |
| 4.4.1 锁定时间测试 |
| 4.4.2 性能测试 |
| 4.5 系统测试 |
| 4.5.1 发送端测试 |
| 4.5.2 接收端测试 |
| 4.5.3 平台整体测试 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）过钻具阵列声波测井主控电路的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究的背景和意义 |
| 1.2 国内外过钻具声波仪器相关研究 |
| 1.3 过钻具声波测井的关键技术难题和本文的工作 |
| 第2章 仪器结构及主控电路总体设计方案 |
| 2.1 仪器总体结构和基本工作模式 |
| 2.2 仪器测井的基本流程和激发接收的基本时序 |
| 2.3 主控电路功能和性能要求 |
| 2.4 主控电路方案设计 |
| 2.5 本章小结 |
| 第3章 主控电路的硬件设计 |
| 3.1 FPGA及相关芯片的选型 |
| 3.2 主控电路的消息与通信接口 |
| 3.3 主控电路的硬件设计 |
| 3.4 本章小结 |
| 第4章 基于FPGA的控制电路可编程逻辑设计 |
| 4.1 FPGA内部可编程逻辑结构 |
| 4.2 基于FPGA的三层状态机设计 |
| 4.3 接口单元和存储单元的逻辑设计 |
| 4.3.1 LVDS接口单元的逻辑设计 |
| 4.3.2 CAN接口单元的逻辑设计 |
| 4.3.3 USB接口单元的逻辑设计 |
| 4.3.4 SRAM缓存读写单元的逻辑设计 |
| 4.3.5 FLASH存储读写单元的逻辑设计 |
| 4.4 本章小结 |
| 第5章 主控电路测试与分析 |
| 5.1 主控电路基本时序测试 |
| 5.2 主控电路整体测试 |
| 5.2.1 主控电路递增数据链路通信与存储测试 |
| 5.2.2 主控电路控制波形数据采集、存贮与读取测试 |
| 5.3 高温测试 |
| 5.4 本章小结 |
| 第6章 总结 |
| 致谢 |
| 参考文献 |
| 个人简介 |
（9）基于USB3.0接口的超高分辨率高速工业相机设计（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 CMOS图像传感器传输接口发展现状 |
| 1.3 工业相机高速接口发展现状 |
| 1.4 本论文研究内容 |
| 1.5 本论文内容结构 |
| 2 图像传感器传输接口协议及工业相机总体设计方案 |
| 2.1 LVDS接口传输原理 |
| 2.2 MIPI CSI-2接口协议 |
| 2.2.1 物理层 |
| 2.2.2 协议层 |
| 2.3 SLUS-EC接口协议 |
| 2.3.1 物理层 |
| 2.3.2 链路层 |
| 2.3.3 应用层 |
| 2.4 图像数据帧缓存模块 |
| 2.5 总体设计方案 |
| 2.6 本章小结 |
| 3 工业相机硬件电路设计 |
| 3.1 工业相机硬件总体结构 |
| 3.2 图像传感器传输接口硬件电路设计 |
| 3.2.1 LVDS接口电路设计 |
| 3.2.2 MIPI CSI-2接口电路设计 |
| 3.2.3 SLVS接口电路设计 |
| 3.2.4 SLVS-EC接口电路设计 |
| 3.3 Xilinx FPGA硬件电路设计1 |
| 3.3.1 电源电路设计 |
| 3.3.2 DDR3电路设计 |
| 3.4 Microsemi FPGA硬件电路设计2 |
| 3.4.1 电源电路设计 |
| 3.4.2 DDR3电路设计 |
| 3.4.3 CYUSB3014电路设计 |
| 3.5 本章小结 |
| 4 图像传感界传输接口解析方案 |
| 4.1 LVDS接口解析方案 |
| 4.1.1 IMX178图像传感器介绍 |
| 4.1.2 LVDS接口解析方案设计 |
| 4.2 MIPI CSI-2接口解析方案 |
| 4.2.1 IMX334图像传感器介绍 |
| 4.2.2 MIPI CSI-2接口解析方案设计 |
| 4.3 SLVS接口解析方案 |
| 4.3.1 IMX342图像传感器介绍 |
| 4.3.2 SLVS接口解析方案设计 |
| 4.4 SLVS-EC接口解析方案 |
| 4.4.1 IMX571图像传感器介绍 |
| 4.4.2 SLVS-EC接口解析方案设计 |
| 4.5 本章小结 |
| 5 图像数据处理与USB3.0接口传输 |
| 5.1 硬件ISP |
| 5.1.1 去马赛克 |
| 5.1.2 自动白平衡 |
| 5.1.3 颜色校正矩阵 |
| 5.1.4 伽马校正 |
| 5.2 图像数据帧缓存 |
| 5.2.1 Xilinx FPGA DDR3操作 |
| 5.2.2 Microsemi FPGA DDR3操作 |
| 5.3 USB3.0接口传输 |
| 5.3.1 USB3.0技术 |
| 5.3.2 USB3.0数据传输类型 |
| 5.3.3 USB3.0传输方案 |
| 5.4 本章小结 |
| 6 系统仿真及测试 |
| 6.1 系统仿真 |
| 6.1.1 LVDS接口仿真 |
| 6.1.2 MIPI CSI-2接口仿真 |
| 6.1.3 SLVS-EC接口仿真 |
| 6.2 系统调试 |
| 6.2.1 LVDS接口调试 |
| 6.2.2 MIPI CSI-2接口调试 |
| 6.2.3 SLVS-EC接口调试 |
| 6.3 系统测试 |
| 6.3.1 工业相机帧率测试 |
| 6.3.2 DDR3缓存测试 |
| 6.3.3 工业相机拍摄测试 |
| 6.4 本章小结 |
| 7 工作总结及展望 |
| 7.1 工作总结 |
| 7.2 工作展望 |
| 参考文献 |
| 作者简历 |
（10）面向半实物仿真的远程网络化框架设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题来源及目的和意义 |
| 1.1.1 课题的来源 |
| 1.1.2 课题研究的目的和意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 半实物仿真技术研究现状 |
| 1.2.2 远程网络化半实物仿真系统研究现状 |
| 1.2.3 光纤通道技术研究现状 |
| 1.3 论文的主要研究内容和结构安排 |
| 1.3.1 主要研究内容 |
| 1.3.2 论文结构安排 |
| 第2章 整体方案设计 |
| 2.1 远程网络化半实物仿真网络框架需求分析 |
| 2.2 远程点到点通信方案设计 |
| 2.2.1 远程点到点通信功能要求 |
| 2.2.2 远程点到点通信技术指标 |
| 2.2.3 远程点到点通信需求分析 |
| 2.2.4 光纤低延时接口设备方案 |
| 2.3 远程网络化通信方案设计 |
| 2.3.1 远程网络化通信功能要求 |
| 2.3.2 远程网络化通信技术指标 |
| 2.3.3 远程网络化通信需求分析 |
| 2.3.4 光纤路由设备方案 |
| 2.4 本章小结 |
| 第3章 硬件设计 |
| 3.1 远程网络化半实物仿真网络框架硬件总体设计 |
| 3.2 光纤接口设计 |
| 3.2.1 光纤通道硬件设计方案分析 |
| 3.2.2 光模块选择和阻抗匹配设计 |
| 3.2.3 高速收发器设计 |
| 3.3 串行总线及IO通信接口设计 |
| 3.4 LVDS接口设计 |
| 3.4.1 LVDS技术概述 |
| 3.4.2 LVDS接口设计方案分析 |
| 3.4.3 LVDS接口电路设计 |
| 3.4.4 LVDS接口PCB设计原则 |
| 3.5 千兆以太网接口设计 |
| 3.5.1 相关协议概述 |
| 3.5.2 以太网接口电路设计 |
| 3.5.3 以太网口通信逻辑设计 |
| 3.6 存储电路接口设计 |
| 3.7 本章小结 |
| 第4章 光纤网络协议及软件设计 |
| 4.1 远程网络化半实物仿真网络框架光纤网络协议设计 |
| 4.1.1 标准FC协议分析 |
| 4.1.2 半实物仿真网络框架光纤网络协议层设计 |
| 4.1.3 半实物仿真网络框架光纤网络帧设计 |
| 4.2 光纤低延时接口设备通道A设计 |
| 4.2.1 串行总线转光纤方案分析 |
| 4.2.2 串行总线及IO通信模块 |
| 4.2.3 光纤通道控制模块 |
| 4.3 光纤低延时接口设备通道B设计 |
| 4.3.1 LVDS收发模块 |
| 4.3.2 LVDS多协议模块 |
| 4.3.3 光纤通道帧处理模块 |
| 4.4 光纤路由软件设计 |
| 4.4.1 映射模块 |
| 4.4.2 路由模块 |
| 4.4.3 配置模块 |
| 4.5 本章小结 |
| 第5章 仿真与测试分析 |
| 5.1 测试环境搭建 |
| 5.2 光纤模块测试 |
| 5.3 光纤低延时接口设备测试 |
| 5.3.1 通道A测试 |
| 5.3.2 通道B测试 |
| 5.4 光纤路由测试 |
| 5.4.1 光纤路由延时测试 |
| 5.4.2 千兆以太网功能测试 |
| 5.5 网络模拟仿真 |
| 5.6 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 附录 |
四、LVDS接口电路及设计（论文参考文献）
- [1]通用数据发生模块硬件电路设计与实现[D]. 黄志宁. 电子科技大学, 2021(01)
- [2]多协议实时网络数据转换系统硬件设计[D]. 王友. 浙江大学, 2021(01)
- [3]多接口采编存储技术的研究与实现[D]. 张泽芳. 中北大学, 2020(09)
- [4]基于FPGA的高速数据采编控制器的设计与实现[D]. 雷武伟. 中北大学, 2020(09)
- [5]基于8B/10B+CRC的高速数据长距离可靠传输设计[D]. 张晓雷. 中北大学, 2020(11)
- [6]高速CMOS SubLVDS收发器接口电路设计[D]. 石梦涵. 吉林大学, 2020(08)
- [7]基于AD9361的宽带无线通信平台研发[D]. 王凯笛. 西安电子科技大学, 2020(05)
- [8]过钻具阵列声波测井主控电路的设计与实现[D]. 黄争志. 长江大学, 2020(02)
- [9]基于USB3.0接口的超高分辨率高速工业相机设计[D]. 黄俊杰. 浙江大学, 2020(02)
- [10]面向半实物仿真的远程网络化框架设计与实现[D]. 李磊. 哈尔滨工程大学, 2020(05)