论文题目: 射频集成电路片上电感的分析与优化设计
论文类型: 博士论文
论文专业: 微电子学与固体电子学
作者: 菅洪彦
导师: 闵昊
关键词: 片上电感,品质因数,自谐振频率,平面螺旋电感,叠层电感,串联电阻,寄生电容,衬底损耗,优化设计,在片测试
文献来源: 复旦大学
发表年度: 2005
论文摘要: 无线通信的迅猛发展激发了射频收发器设计的热潮。片上电感是高性能压控振荡器（VCO）、低噪声放大器和无源滤波器等集成电路模块的重要元件。片上电感品质因数低,占据较大的芯片面积是需要解决的两个主要问题。 近些年,大量的片上电感研究成果不断涌现,但是对于片上电感的性能局限以及品质因数（Q）优化过程的基本理解还是不充分的。建立在数值拟合基础上的大部分电感模型不能给电感的优化设计提供理论指导。本论文建立了包含电磁现象以及对电感性能有重要影响的寄生电阻和寄生电容的物理模型。在此基础上,分别从集成电路设计和工艺实现的角度提出了电感的优化方法。研究表明,在不改变工艺的前提下,利用一些优化技术可以提高电感的性能。采用0.35μm的4层金属互连线成功实现了优化的圆形电感。试验结果证明了理论的精度,验证了优化方法的有效性。 以线圈耦合系数和电感分布电容模型为基础,设计优化了平面螺旋电感和叠层电感。在相近的芯片面积上,实现的叠层电感值为9.9nH,平面螺旋电感只有1.3nH。而要实现1nH电感,4层串连结构电感的面积是平面螺旋电感的四分之一。金属3和金属4并联,再与并联的金属1和金属2串连,该结构电感最大品质因数(Qmax)是相同电感值的金属3与金属4并联平面螺旋电感Qmax的210%。 电磁理论表明,小面积金属具有较弱的趋肤效应:金属线宽与间距之比越小,电感的邻近效应越小。因此,同圈电感金属被分成每股电阻相等且并联的多股,使得最大的品质因数提高了40%。 使用标准的CMOS工艺,在电感下面的n阱上进行p+扩散,形成水平和垂直的双pn结。将p+扩散层接地来阻止电感电场到达电感下面的衬底。增大n阱的电压,横向和纵向的pn结的耗尽层加厚,电感的品质因数提高了19%。这个现象证明了电感衬底电场和磁场损耗物理模型的有效性。
论文目录:
第一章 引言
1．1 市场需求和技术推动
1．2 电感在射频集成电路中的作用
1．3 片上电感研究进展和存在的问题
1．3．1 集成电感
1．3．2 金属互连线电感的研究现状
1．3．3 金属互连线电感研究存在的问题
1．4 论文的组织结构
参考文献
第二章 片上电感的物理模型与特性分析
2．1 串连电感
2．1．1 自感
2．1．2 互感
2．1．3 电感值的计算
2．1．4 电感值与面积成本
2．2 片上电感的实现与物理特性
2．2．1 金属互连线电感的结构
2．2．2 寄生与损耗分析
2．2．3 品质因数和自谐振频率
2．3 电感寄生电容模型
2．3．1 分布电容模型
2．3．1．1 假设和定义
2．3．1．2 电感贮存电能和寄生电容
2．3．2 平面螺旋电感的寄生电容定量计算
2．3．3 垂直螺线管电感的寄生电容定量计算
2．3．4 平板电容计算
2．4 串联电阻分析
2．4．1 直流电阻
2．4．2 趋肤效应电阻
2．4．2．1 趋肤效应
2．4．2．2 趋肤效应电阻
2．4．3 邻近效应电阻
2．5 衬底物理模型和损耗分析
2．5．1 衬底的变压器效应
2．5．1．1 衬底磁能损耗物理模型
2．5．1．2 衬底磁能损耗数学解析
2．5．2 衬底电容耦合损耗
2．5．2．1 衬底电容耦合损耗物理模型
2．5．2．2 衬底电容耦合损耗数学解析
2．5．3 衬底耦合
2．5．4 衬底温度效应
2．6 小结
参考文献
第三章 片上电感的优化设计
3．1 增大耦合系数的方法
3．1．1 增大同平面线圈耦合系数的方法
3．1．2 增大垂直串连耦合系数的方法
3．1．3 垂直螺线管电感优化设计
3．2 寄生电容降低方法
3．2．1 结构上降低线圈与衬底之间寄生电容的方法
3．2．2 结构上降低线圈与衬底之间寄生电容的方法
3．2．3 改进工艺降低电感寄生电容
3．3 降低串联电阻的方法
3．3．1 降低直流电阻方法
3．3．1．1 结构上降低直流电阻
3．3．1．2 工艺上降低直流电阻
3．3．2 电流拥挤效应抑制
3．3．2．1 趋肤效应抑制
3．3．2．2 邻近效应抑制
3．3．2．3 多电流路径抑制电流拥挤效应的版图优化设计方法
3．4 衬底的损耗抑制
3．4．1 衬底涡流损耗的抑制方法
3．4．2 降低衬底电容耦合损耗的方法
3．4．3 衬底耦合的降低
3．5 电感应用电路优化设计方法
3．5．1 高性能片上电感的标准
3．5．2 压控电感自调谐振荡器
3．5．3 pn结衬底隔离中心频率偏差校正
3．5．4 金属地屏蔽
3．6 小结
参考文献
第四章 测试与分析
4．1 在片测试和去嵌入
4．1．1 地屏蔽的开路通路去嵌入结构
4．1．2 可缩放的开路通路去嵌入方法
4．2 测试分析
4．2．1 流片测试
4．2．2 平面螺旋和螺线管电感
4．2．3 差分和单端电感
4．2．4 结构上降低差分电感临近线圈寄生电容的方法
4．2．5 电感串连电阻降低方法
4．2．5．1 结构上降低直流电阻
4．2．5．2 多电流路径电感
4．2．6 降低衬底效应方法的验证
4．2．6．1 pn结抑制衬底高频电流
4．2．6．2 各种地屏蔽比对
4．2．6．3 不同测试功率下的衬底损耗
4．3 小结
参考文献
第五章 结论
5．1 总结
5．2 展望
附录一 趋肤深度公式推导
附录二 两个平行线圈的耦合系数
附录三 两种去嵌入方法
附录四 双端口网络
致谢
发布时间: 2005-09-19
标签：片上电感论文; 品质因数论文; 自谐振频率论文; 平面螺旋电感论文; 叠层电感论文; 串联电阻论文; 寄生电容论文; 衬底损耗论文; 优化设计论文; 在片测试论文;