基于RS码的宽带无线接入网差错控制编码技术研究与实现

论文摘要

差错控制编码技术是降低数字信息传输中误码率的关键技术之一。由于RS码具有良好的纠随机错误特别是突发错误的能力,它在数字通信系统和计算机存贮系统中应用广泛。为了满足宽带无线接入网数据处理速率不断提高的要求,本文在对RS码及数据交织器的数学理论和VLSI实现方法进行了系统和深入研究的基础上,提出一种改进的Euclid算法流水线及最小化VLSI实现结构,大大节约硬件资源,同时提高了内部工作频率,并利用该实现结构设计了基于FPGA的低资源占用率、低成本、高速RS译码器。逻辑综合及仿真的结果表明,基于Altera公司Cyclone系列FPGA的该RS(255,239)译码器的工作时钟高达204MHz,可满足数据处理速率1.632Gbits/s的编译码要求。最后结合工程项目研究了高速RS编译码器与交织器在宽带无线接入网三次群基站设备前向纠错模块中的应用及实现方法。

论文目录

• 摘要
• ABSTRACT
• 第一章 综述
• 1.1 课题来源及意义
• 1.2 纠错码理论及国内外应用现状
• 1.2.1 纠错码理论的发展历程
• 1.2.2 RS码的实际应用简介
• 1.2.3 RS码的一些常用编译码实现方案
• 1.3 论文主要工作及结构安排
• 第二章 RS码基本概念和编码器结构
• 2.1 循环码相关概念
• 2.1.1 循环码的多项式描述
• 2.1.2 循环码的生成矩阵与校验矩阵
• 2.1.3 系统码的构成
• 2.2 RS码的编码
• 2.2.1 多元BCH码与RS码
• 2.2.2 RS码的编码
• 2.3 RS码编码算法与编码器结构
• 第三章 R码译码算法和译码器结构
• 3.1 RS码的基本译码算法
• 3.2 RS码的时域译码方法及译码器结构
• 3.2.1 由接收到的码字R（x）计算出伴随式S
• 3.2.2 错误位置多项式的求解
• 3.2.3 确定错误位置图样并纠错
• 3.3 RS码的频域译码方法及译码器结构
• m）的傅立叶变换与傅立叶反变换'>3.3.1 GF（2^m）的傅立叶变换与傅立叶反变换
• 3.3.2 频域译码算法
• 第四章 交织器和解交织器的原理与设计
• 4.1 数据交织基本原理
• 4.2 分组交织器与卷积交织器的性能分析
• 4.2.1 分组交织器
• 4.2.2 卷积交织器
• 4.3 基于FPGA的分组交织器和卷积交织器设计
• 4.3.1 基于FPGA的分组交织器的设计
• 4.3.2 基于FPGA的卷积交织器设计
• 第五章 基于FPGA的高速RS编译码器实现
• 5.1 ALTERA公司CYCLONE系列FPGA简介
• 5.1.1 Cyclone性能和特性
• 5.1.2 Cyclone器件的配置[36]
• 5.1.3 Altera公司FPGA开发平台Quartus软件介绍
• 5.2 RS（255,239）编码器的电路实现与仿真结果
• 5.2.1 RS （255,239）码的技术参数
• 5.2.2 有限域运算的硬件实现
• 5.2.3 基于FPGA的RS （255,239）编码器的电路实现
• 5.2.4 编码器的逻辑综合与仿真结果
• 5.3 RS （255,239）译码器的电路实现与仿真结果
• 5.3.1 译码方案的选择
• 5.3.2 伴随式计算电路的实现
• 5.3.3 改进的Euclid算法计算模块的电路实现
• 5.3.4 钱搜索和Forney算法电路的设计
• 5.3.5 RS （255,239）译码器的顶层电路与仿真结果
• 5.4 RS （255,239）码的纠错性能分析
• 5.4.1 不可纠错误概率的计算
• 5.4.2 译码错误概率
• 第六章 无线接入网中高速抗干扰编码模块设计与实现
• 6.1 抗干扰编码模块的总体方案
• 6.2 RS缩短码的设计与实现
• 6.3 时钟同步电路的设计与实现
• 6.4 数据的加解扰
• 6.5 帧交织、帧同步及差分编码电路
• 第七章 结束语
• 致谢
• 参考文献