嵌入式高性能数据处理系统的高速布线技术及SI分析

论文摘要

在当今的高速数字系统设计中,已经必须把PCB的走线当作传输线来处理。我们再也不能如同处理低速设计一般,视互连为集总电容或简单的延迟线。我们要对PCB的结构给予极大的关注,这样才能使传输线的电气特性得以控制并可预测。本文通过对嵌入式高性能数据处理系统中多处理器模块的布局布线以及SI仿真的实例分析,进一步深入了解传输线效应对高速电路PCB的影响,并在传输线的理论指导下,借助于EDA工具的强大仿真功能来解决在实际高速电路PCB设计中出现的问题。

论文目录

• 摘要
• ABSTRACT
• 1 嵌入式高性能数据处理系统介绍
• 1.1 引言
• 1.2 课题的原理介绍
• 1.3 处理器模块的研究方法
• 1.4 处理器模块的的实现框图
• 1.5 拟解决的关键问题
• 2 高速布线相关理论介绍
• 2.1 PCB 的传输线结构
• 2.2 典型的SI 问题
• 2.3 高速布线的几个关键步骤
• 3 本课题中的高速布线技术介绍
• 3.1 层堆栈
• 3.2 布局案例
• 3.3 布线案例
• 4 本课题中SI 案例分析
• 4.1 EDA 工具介绍
• 4.2 仿真平台与模型
• 4.3 仿真前的准备工作
• 4.4 前仿真
• 4.5 后仿真
• 4.6 串扰仿真
• 4.7 与实际调试比较
• 5 总结
• 参考文献
• 致谢
• 攻读学位期间发表的学术论文