CMOS电流舵数模转换器的研究与设计

论文摘要

随着集成电路技术的迅速发展,数模转换器（DAC）作为数字电路和模拟电路的重要接口部件,在转换精度和速度方面大为提高。然而,集成电路发展到片上集成系统（SOC）阶段,不仅要求DAC高速度和高精度,而且还要求它低功耗和兼容的IP特性。本文为实现用于GSM无线收发系统芯片中的数模转换接口,设计了一个12位分段式电流舵高速低功耗的D/A转换器。电流舵结构DAC由于电流匹配程度高,因而能够实现较高的转换精度;它具有很高的输出电阻,可以直接驱动电阻负载,因此能够实现非常高的采样速度。本文按“自顶向下”的方法进行DAC的研究与设计。首先根据无线收发系统对DAC的性能要求定出指标,通过Matlab对二进制加权和温度码DAC的对比分析,从性能和版图面积上优化系统的结构,选取了“8+4”的分段模式,即高8位采用温度码、低4位采用二进制加权的译码方式。在确定分段模式以后,用Verilog-A和Verilog语言建立起了DAC的行为级模型,通过行为级的数模混合仿真来确定DAC中各个电路模块的设计指标。在电路级设计中,分析了寄存器、译码器、电流单元译码逻辑、基准电压源电路、电压-电流转换电路、电流源和差分开关等模块的设计。经过优化的系统结构,可以得到相对低的功耗与版图面积。采用TSMC 0.18μm的数模混合CMOS工艺完成各个功能块的最终实现,并使用Cadence的Spectre工具进行仿真。最终验证的结果显示,转换器的微分非线性误差DNL小于±0.2 LSB,积分非线性误差INL小于±0.25 LSB。对于200kHz的输入信号,采样率为26MHz时,所测得的无杂散动态范围大约是83 dB。对于3.0V的模拟电源电压和1.8V的数字电源电压,功耗为20 mW。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 论文背景
• 1.2 DAC的发展概况
• 1.3 混合电路的设计方法
• 1.4 本文的内容安排
• 第二章 DAC的基本原理及其结构
• 2.1 DAC的基本工作原理
• 2.2 DAC的主要性能指标
• 2.2.1 DAC的静态性能参数
• 2.2.2 DAC的动态性能参数
• 2.3 DAC的主要结构及其特点
• 2.3.1 电压按比例缩放DAC
• 2.3.2 电流按比例缩放DAC
• 2.3.3 电荷按比例缩放DAC
• 2.3.4 不同转换方式的比较
• 第三章 电流舵DAC的系统设计
• 3.1 电流舵DAC的分段结构
• 3.1.1 二进制码DAC
• 3.1.2 温度码DAC
• 3.1.3 面积比较
• 3.1.4 分段比例选取
• 3.2 电流舵DAC的性能影响因素
• 3.2.1 电流源的匹配误差
• 3.2.2 电流源的有限输出阻抗
• 3.2.3 电路噪声和其他影响因素
• 3.3 电流舵DAC的系统参数设计
• 3.3.1 功耗
• 3.3.2 精度
• 3.3.3 速度
• 3.4 电流舵DAC的行为级建模
• 3.4.1 实际设计DAC的系统框架
• 3.4.2 混合信号系统建模的介绍
• 3.4.3 基于Verilog的数字电路建模
• 3.4.4 基于Verilog-A的模拟行为建模
• 第四章 功能模块的设计与实现
• 4.1 输入寄存器的设计
• 4.2 译码器电路的设计
• 4.3 电流单元阵列的设计
• 4.3.1 行列选择逻辑的实现
• 4.3.2 电流源的设计
• 4.3.3 差分电流开关的设计
• 4.3.4 锁存器电路的设计
• 4.3.5 完整电流单元电路
• 4.4 偏置电路的设计
• 第五章 基准电流源的设计
• 5.1 带隙基准源的设计
• 5.1.1 带隙基准源电路的原理
• 5.1.2 带隙基准电压源的实现
• 5.1.3 带隙基准电压源的仿真
• 5.2 电压-电流转换电路
• 5.2.1 运算放大器的结构选择
• 5.2.2 补偿电路的分析与选取
• 5.2.3 运算放大器的仿真
• 第六章 电流舵DAC的电路仿真
• 6.1 DAC的功能仿真
• 6.1.1 DAC的阶梯波仿真
• 6.1.2 DAC的正弦波仿真
• 6.2 DAC的静态特性仿真
• 6.2.1 DNL仿真
• 6.2.2 INL仿真
• 6.3 DAC的动态特性仿真
• 6.3.1 SFDR仿真
• 6.3.2 建立时间仿真
• 第七章 工艺介绍与版图设计
• 7.1 TSMC 0.18μm工艺介绍
• 7.2 版图的设计与实现
• 7.2.1 版图设计的总体考虑
• 7.2.2 电流源阵列版图设计方案
• 7.2.3 带隙基准电压源版图的实现
• 第八章 结论
• 参考文献
• 攻读硕士学位期间发表的学术论文
• 致谢