加权内建自测试(BIST)设计中的多目标优化技术研究

加权内建自测试(BIST)设计中的多目标优化技术研究

论文摘要

随着数字系统的集成度和工艺复杂度的日益提高,数字系统内的器件测试变得越来越困难。由于内建自测试(Built-In Self-Test, BIST)能在芯片内部完成自测试,使得BIST技术在测试方面得到了广泛的应用。但BIST在测试时也存在测试序列过长和测试故障覆盖率不高等问题。因此,本课题重点研究一种既能保障测试故障覆盖率,又能缩短测试序列长度的测试方案。本课题主要研究内容如下:在研究BIST多目标优化问题的基础上,考虑编码方式和适应度分配机制,引入带精英策略的非支配排序遗传算法(Nondom-inated Sorting Genetic Algorithm II, NSGA-II)。采用NSGA-II算法得到细胞自动机(Cellular Automata, CA)的规则集,获取CA结构,同时,通过构造最大海明距离和预设笛卡尔距离来获取预确定距离测试序列,使每一个测试序列都能够检测到更多不同的故障。保障了测试的故障覆盖率和测试序列长度间的平衡,实现BIST测试矢量生成优化。针对以上算法的研究和设计,通过ISCAS’85基准电路对上述方案进行了仿真验证,验证结果表明,本课题方案在保障测试故障覆盖率在99%以上的同时,缩短了测试长度,具有一定的先进性和实用性。

论文目录

  • 摘要
  • Abstract
  • 第一章 绪论
  • 1.1 课题研究背景及意义
  • 1.2 国内外研究现状
  • 1.3 课题的来源与研究内容
  • 1.4 课题的章节安排
  • 第二章 BIST设计中的测试生成技术
  • 2.1 BIST测试生成
  • 2.1.1 测试生成基础
  • 2.1.2 CA结构
  • 2.2 加权测试生成原理
  • 2.2.1 加权优化概述
  • 2.2.2 权值的确定
  • 2.3 故障模型
  • 2.4 故障覆盖率
  • 2.5 本章小结
  • 第三章 带精英策略的非支配排序遗传算法
  • 3.1 多目标优化基本概念
  • 3.2 非支配排序遗传算法
  • 3.2.1 NSGA的基本原理
  • 3.2.2 NSGA流程
  • 3.3 带精英策略的非支配排序遗传算法
  • 3.3.1 NSGA-II的关键技术
  • 3.3.2 NSGA-II流程
  • 3.4 BIST测试的多目标优化模型
  • 3.4.1 问题描述
  • 3.4.2 数学模型
  • 3.5 本章小结
  • 第四章 基于NSGA-II的BIST加权测试生成
  • 4.1 加权CA测试生成结构
  • 4.1.1 加权CA
  • 4.1.2 构造加权CA
  • 4.2 预确定距离理论及设计
  • 4.3 NSGA-II算法的应用
  • 4.3.1 编码生成
  • 4.3.2 初始化种群
  • 4.3.3 快速非支配排序
  • 4.3.4 拥挤度确定
  • 4.3.5 遗传操作
  • 4.3.6 精英保留策略
  • 4.4 本章小结
  • 第五章 测试验证和结果分析
  • 5.1 测试工具及验证方法
  • 5.2 仿真验证及结果分析
  • 5.3 本章小结
  • 第六章 总结与展望
  • 6.1 主要工作和研究成果
  • 6.2 进一步的研究工作
  • 参考文献
  • 致谢
  • 作者在攻读硕士期间主要研究成果
  • 相关论文文献

    • [1].基于边界扫描的BIST技术[J]. 计算机测量与控制 2011(10)
    • [2].BIST测试激励的聚类压缩方法[J]. 计算机辅助设计与图形学学报 2014(06)
    • [3].一种容软错误的BIST结构[J]. 计算机辅助设计与图形学学报 2009(01)
    • [4].片上网络通信架构的BIST测试方法[J]. 电信科学 2011(08)
    • [5].基于边界扫描的存储器BIST技术[J]. 计算机测量与控制 2014(01)
    • [6].基于频率特性测试的模拟电路BIST设计[J]. 微电子学与计算机 2014(11)
    • [7].边界扫描环境下的板级互连测试及其BIST实现[J]. 应用基础与工程科学学报 2009(04)
    • [8].基于方波激励和故障字典的模拟电路BIST方法[J]. 仪表技术与传感器 2015(03)
    • [9].基于BIST的板级数模混合电路的可测性研究[J]. 世界科技研究与发展 2009(05)
    • [10].实用模拟BIST的基本原则[J]. 电子设计技术 2011(02)
    • [11].A novel BIST scheme for circuit aging measurement of aerospace chips[J]. Chinese Journal of Aeronautics 2018(07)
    • [12].基于遗传算法的低功耗芯片BIST确定测试[J]. 科技通报 2014(11)
    • [13].基于高层次综合工具的BIST控制器设计[J]. 电子技术应用 2018(08)
    • [14].基于时钟的数字电路可重构BIST设计研究[J]. 仪表技术与传感器 2017(01)
    • [15].基于FPGA的板级BIST设计和实现策略[J]. 计算机测量与控制 2008(03)
    • [16].A Novel BIST Approach for Testing Input/Output Buffers in SoCs[J]. Journal of Electronic Science and Technology of China 2009(04)
    • [17].Scan BIST with biased scan test signals[J]. Science in China(Series F:Information Sciences) 2008(07)
    • [18].一种采用单双跳变的低功耗确定性BIST方案[J]. 哈尔滨工业大学学报 2016(11)
    • [19].基于March算法的嵌入式存储器BIST技术[J]. 黑龙江科技信息 2015(30)
    • [20].Low Cost BIST Scheme Using LFSR-RC Reseeding[J]. Journal of Harbin Institute of Technology 2015(03)
    • [21].基于模拟集成电路BIST的ARMA模块设计[J]. 电子测试 2010(02)
    • [22].基于BIST的SRAM型FPGA测试技术分析[J]. 电子制作 2016(06)
    • [23].一种能有效降低Memory BIST功耗的方法[J]. 计算机研究与发展 2012(S1)
    • [24].基于BIST的NoC系统通信架构测试研究[J]. 计算机测量与控制 2014(10)
    • [25].基于FPGA的ADC自检系统[J]. 仪表技术与传感器 2015(02)
    • [26].基于BIST方法的新型FPGA芯片CLB功能测试方法[J]. 复旦学报(自然科学版) 2017(04)
    • [27].基于折叠计算的多扫描链BIST方案[J]. 计算机辅助设计与图形学学报 2013(04)
    • [28].基于确定性测试图形的BIST构建方法[J]. 计算机测量与控制 2011(04)
    • [29].BIST电路在嵌入式非易失性存储器可靠性测试中的应用[J]. 电子设计工程 2019(11)
    • [30].一种基于双重种子编码确定低功耗BIST方案[J]. 微计算机信息 2011(03)

    标签:;  ;  ;  ;  

    加权内建自测试(BIST)设计中的多目标优化技术研究
    下载Doc文档

    猜你喜欢