流水线型模数转换器的设计与研究

论文摘要

模数转换器（ADC）是模拟信号向数字信号转换的接口电路,在现代信号处理系统中被广泛使用。流水线模数转换器由于其本身结构而具有高速高精度的优点,其功耗也较低,因此备受关注。基于对1.5位/级的流水线模数转换器工作原理和结构的研究,建立了模型并分析关键模块对结果的影响,并设计了一款10位60兆赫兹的1.5位/级的流水线模数转换器和部分模块的版图。本文工作主要包括下面四个部分:1、从流水线模数转换器的原理着手,研究了1.5位/级流水线ADC的原理和数字校正技术。采用Simulink工具分析了运算放大器和比较器的误差对结果的影响。由于流水线模数转换器结构和性能的不同,电路设计中采用的技术也不同,也详细研究了流水线模数转换器中采用的技术以及随着工艺和设计水平的提高出现的新的设计技术。2、基于SMIC 0.18μm CMOS混合信号工艺,设计和仿真了10位60兆赫兹的流水线模数转换器中的电路。设计的模块主要有:（1）带隙基准源;（2）采样保持电路;（3）乘法数模转换器;（4）运算放大器;（5）比较器;（6）自举开关。对采样保持电路和运算放大器进行了系统的分析,研究了乘法数模转换器的噪声特性和开关的导通电阻。同时设计了子模数转换器、不交叠时钟电路、延迟阵列和数字校正电路等模块。带隙基准源在TT工艺下温度从-40°到125°变化时基准电压变化1.2mV,在FF工艺下变化5.3mV。运算放大器的带宽可达400兆赫兹,相位裕度为70°。数字校正电路中的模块A+BC逻辑结构与全加器组成的校正逻辑相比具有结构简单和管子少的优点。3、进行了系统仿真,结果表明在输入斜坡信号时,几乎没有丢码;在输入2兆赫兹正弦信号,采样频率为60兆赫兹时,转换结果正确,分析结果表明无杂散动态范围为60dB,静态功耗约为200mW。4、最后合作设计了部分电路的版图,有带隙基准源、自举开关、不交叠时钟电路和触发器。在以上模块的版图设计中,需注意器件的匹配和寄生效应。分析了MOS管、电容和电阻的布局和连接方式从而达到匹配和如何避免天线效应。设计了各个模块在整个芯片中的版图布局,其中模拟模块和数字模块应分开。同时应尽量按照信号流的方向来布局。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 研究现状和进展
• 1.2 论文研究的主要工作
• 1.3 论文的组织结构
• 第二章 流水线模数转换器概述
• 2.1 模数转换器简介
• 2.1.1 静态特性
• 2.1.2 动态特性
• 2.2 模数转换器的分类
• 2.2.1 闪烁ADC
• 2.2.2 流水线ADC
• 2.2.3 逐次逼近ADC
• 2.2.4 过采样ADC
• 2.3 1.5位/级流水线ADC的原理和结构
• 2.3.1 1.5位/级流水线ADC的原理
• 2.3.2 1.5位/级流水线ADC的结构
• 2.3.3 1.5位/级流水线ADC的关键模块的误差分析
• 2.4 流水线ADC的设计技术
• 2.4.1 电容误差平均技术
• 2.4.2 功耗与转换速度相关技术
• 2.4.3 运放开环技术
• 2.4.4 电容耦合技术
• 2.4.5 并行多通道技术
• 2.5 小结
• 第三章 电路的设计与仿真
• 3.1 带隙基准源
• 3.1.1 电路结构
• 3.1.2 输出仿真
• 3.2 采样保持电路
• 3.2.1 SH结构分析
• 3.2.2 SH的仿真
• 3.3 乘法数模转换器
• 3.3.1 MDAC结构
• 3.3.2 Sub-DAC
• 3.3.3 仿真分析
• 3.4 运算放大器
• 3.4.1 性能要求
• 3.4.2 运算放大器的结构
• 3.4.3 运算放大器的仿真
• 3.5 比较器
• 3.5.1 比较器结构分析
• 3.5.2 相关模块设计
• 3.6 开关
• 3.6.1 CMOS开关
• 3.6.2 自举开关
• 3.7 其它电路
• 3.7.1 不交叠时钟电路
• 3.7.2 延迟阵列
• 3.7.3 数字校正电路
• 3.7.4 Vref产生电路
• 3.8 小结
• 第四章 系统结构与仿真
• 4.1 系统结构
• 4.2 系统仿真
• 4.2.1 上升斜坡仿真
• 4.2.2 下降斜坡仿真
• 4.2.3 正弦仿真
• 4.3 小结
• 第五章 版图设计
• 5.1 版图概述
• 5.1.1 设计规则
• 5.1.2 器件的匹配
• 5.1.3 天线效应
• 5.2 版图设计
• 5.2.1 基准源版图
• 5.2.2 自举开关版图
• 5.2.3 其它模块版图
• 5.3 整体布局
• 5.4 小结
• 第六章 结论和展望
• 6.1 论文的总结
• 6.2 前景展望
• 致谢
• 参考文献
• 攻读硕士学位期间的研究成果