基于FPGA的无线信道仿真器设计与实现

论文摘要

随着人们对无线通信需求和质量的要求越来越高,无线通信设备的研发也变得越来越复杂,系统测试在整个设备研发过程中所占的比重也越来越大。为了能够尽快缩短研发周期,测试人员需要在实验室模拟出无线信道的各种传播特性,以便对所设计的系统进行调试与测试。无线信道仿真器是进行无线通信系统硬件调试与测试不可或缺的仪器之一。本文设计的无线信道仿真器是以Clarke信道模型为参考,采用基于Jakes模型的改进算法,使用Altera公司的StratixⅡEP2S180模拟实现了频率选择性衰落信道。信道仿真器实现了四根天线数据的上行接收,每根天线由八条可分辨路径,每条可分辨路径由64个反射体构成,每根天线可分辨路径和反射体的数目可以独立配置。通过对每个反射体初始角度和初始相位的设置,并且保证反射体的角度和相位是均匀分布的随机数,可以使得同一条路径不同反射体之间的非相关特性,得到的多径传播信道是一个离散的广义平稳非相关散射模型（WSSUS）。无线信道仿真器模拟了上行数据传输环境,上行数据由后台产生后储存在单板上的SDRAM中。启动测试之后,上行数据在CPU的控制下通过信道仿真器,然后送达基带处理板解调,最后测试数据的误码率和误块率,从而分析基站的上行接收性能。首先,本文研究了3GPP TS 25.141协议中对通信设备测试的要求和无线信道自身的特点,完成了对无线信道仿真器系统设计方案的吸收和修改。其次,针对FPGA内部资源结构,研究了信道仿真器FPGA实现过程中的困难和资源的消耗,进行了模块划分。主要完成了时延模块、瑞利衰落模块、背板接口模块等的RTL级代码的开发、仿真、综合和板上调试;完成了FPGA和后台软件的联合调试;完成了两天线到四天线的改版工作,使FPGA内部的工作频率翻了一倍,大幅降低了FPGA资源的消耗。最后,在完成无线信道仿真器的硬件设计之后,对无线信道仿真器的测试根据3GPP TS 25.141 V6.13.0协议中的要求进行,即在数据误块率（BLER）一定的情况下,对不同信道传播环境和不同传输业务下的信噪比（Eb/N0）进行测试,单天线和多天线的测试结果符合协议中规定的信噪比（Eb/N0）的要求。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 课题研究的背景
• 1.2 国内外研究现状
• 1.3 本文结构和主要工作
• 第二章 无线信道特性和信道模型理论基础
• 2.1 移动信道
• 2.2 标量信道的建模与仿真
• 2.2.1 平坦衰落信道建模
• 2.2.2 频率选择性衰落信道的建模
• 2.2.3 频率选择性衰落信道仿真
• 2.4 小结
• 第三章 无线信道仿真器方案设计
• 3.1 设计性能
• 3.2 仿真器工作原理
• 3.3 WBT单板硬件结构
• 3.4 仿真器各功能模块设计
• 3.5 瑞利衰落模型的选择
• 3.5.1 确定模型的基本原理
• 3.5.2 概率密度对比
• 3.5.3 功率谱密度对比
• 3.5.4 BER对比
• 3.5.5 帧开始处的相位处理
• 3.6 小结
• 第四章 无线信道仿真器的FPGA实现
• 4.1 衰落信道模型实现框架
• 4.2 数据下载读写模块
• 4.3 多径时延模块
• 4.3.1 固定时延信道
• 4.3.2 移动信道
• 4.3.3 生灭信道
• 4.4 瑞利衰落模块
• 4.4.1 参数配置
• 4.4.2 基于FPGA的衰落算法设计
• 4.4.3 最大多普勒频移
• 4.4.4 反射角的生成
• 4.4.5 相位的生成
• 4.4.6 计算64chip的衰落因子
• 4.4.7 线性插值
• 4.4.8 乘性衰落实现
• 4.5 固定频偏模拟模块
• 4.6 高斯噪声产生模块
• 4.7 叠加与截位模块
• 4.8 接收匹配滤波模块
• 4.8.1 匹配滤波模块设计
• 4.8.2 匹配滤波FPGA实现框图
• 4.8.3 双口RAM的写时序
• 4.8.4 双口RAM的读时序
• 4.9 FPGA与背板接口模块
• 4.9.1 FPGA与背板接口
• 4.9.2 多路复用和CRC校验
• 4.9.3 时钟比特的嵌入
• 4.9.4 SERDES接口
• 4.10 小结
• 第五章 无线信道仿真器的测试
• 5.1 测试平台
• 5.2 综合优化
• 5.3 实现消耗的资源
• 5.4 WBT单板和系统构架
• 5.5 WBT实测性能
• 5.5.1 双天线测试结果
• 5.5.2 单天线测试结果
• 5.2.3 实测结果说明
• 5.6 小结
• 第六章 结论
• 致谢
• 参考文献
• 攻研期间取得的科研成果