流体系结构模拟器的优化与实现

论文摘要

随着VLSI技术的不断进步,处理器芯片的集成度越来越高,处理器的设计也越来越复杂。对于处理器来说,软件模拟是一项很重要的技术,研究者不必构建硬件模型,只要用一般的程序设计语言或者专用的硬件描述语言就可以构建某种计算机的体系结构,并完成功能或性能的模拟,从而评估假想的计算机体系结构的优劣。模拟器作为体系结构设计空间搜索强有力的工具之一,已经广泛应用在处理器的设计过程中。本文是对基于X处理器的流体系结构模拟器进行优化。论文前三章主要是对模拟器的硬件原型——X处理器以及模拟器的设计思想做了简要的介绍;接下来的三章是对模拟器实施的优化设计以及优化实现后的性能数据比较。在模拟器加速的设计与实现部分主要是提出用两种方法进行优化。一种是间接线索化的方法对模拟器核级模块进行加速,该方法打破原模拟器中按照功能单元划分指令模块的结构,将所有的指令模块构建在同一平面上,并按照一定的顺序依次执行,减少了开销,提高了模拟速度;另一种是通过适当降低精度的方法来实现模拟器速度的提升,模拟器的模拟速度、计算精度和设计灵活性三者相互制约,模拟器作为体系结构的研究工具,对执行过程中的数据没有苛刻的精度要求,而是将更多的精力放在程序的行为特性上,这为我们实现模拟器的加速提供了条件。本文性能统计完善的实现分三个部分对模拟器的关键性能做了统计,分别是核级、流级和访存模式的性能统计。核级性能统计包括核级功能单元利用率和核级停顿周期数;流级包括流级指令个数、SB的传输总量和访存地址trace的截取;访存模式的统计作为单独的一部分是为了研究流访存的特性。通过优化前后的测速对比,模拟器的执行速度达到了269K-cycle/sec,总体速度比优化前提升了大约23.8%。本文的研究工作得到了国家863重大研究项目（2005AA110020）和军队重大型号任务的资助,论文研究工作已经在实际工程项目中得到应用。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 微处理器设计正面临挑战
• 1.2 流体系结构
• 1.2.1 流编程模型
• 1.2.2 三级局部性
• 1.2.3 三级并行性
• 1.3 流体系结构的优点
• 1.4 几种执行机制比较
• 1.4.1 SIMD 与SISD
• 1.4.2 SIMD 和MIMD
• 1.5 课题研究意义和主要工作
• 1.6 本文结构
• 第二章 X 处理器
• 2.1 总体结构
• 2.2 核级体系结构
• 2.3 核级流水线
• 2.4 流级体系结构
• 2.5 指令格式
• 2.5.1 核级指令结构
• 2.5.2 流级指令结构
• 2.6 三级存储模式
• 2.7 X 处理器工作模式
• 2.8 软件流水
• 2.9 本章小结
• 第三章 流体系结构模拟器的设计方法
• 3.1 总体设计思想
• 3.1.1 设计目标
• 3.1.2 模拟器结构
• 3.2 模拟算法分析
• 3.2.1 基于时钟周期的模拟算法
• 3.2.2 带模块排序的周期模拟算法
• 3.2.3 模拟程序中的类
• 3.3 性能测试
• 3.4 本章小结
• 第四章 模拟器模拟速度的优化与实现
• 4.1 用 Indirect Threaded 方法加速指令分派模拟
• 4.1.1 模拟器功能单元模块
• 4.1.2 Threaded code 以及threading 模式
• 4.1.3 模拟器的线索化优化技术
• 4.1.4 间接线索化方法优化
• 4.2 浮点运算单元的模拟加速
• 4.2.1 有关IEEE-754 标准
• 4.2.2 浮点乘加单元模块分析
• 4.3 本章小结
• 第五章 模拟器性能统计的完善
• 5.1 核级性能统计
• 5.1.1 功能单元利用率统计
• 5.1.2 核级停顿周期数统计
• 5.2 流级性能统计
• 5.2.1 流级指令个数
• 5.2.2 流缓冲器（SB）的数据传输总量
• 5.2.3 访存地址trace 截取
• 5.3 访存行为特征统计
• 5.3.1 流存储控制系统寄存器
• 5.3.2 X 处理器的寻址方式
• 5.3.3 访存特征性能统计
• 5.4 本章小结
• 第六章 模拟验证和结果分析
• 6.1 模拟环境和模拟结果验证
• 6.2 模拟加速结果分析
• 6.2.1 间接线索化方法加速结果
• 6.2.2 浮点运算单元加速结果
• 6.3.3 综合加速结果
• 6.3 统计模块的完善
• 6.4 本章小结
• 第七章 结束语
• 致谢
• 参考文献
• 作者在学期间取得的学术成果