高速宽带连续型Sigma Delta调制器的研究与设计

论文摘要

Sigma Delta调制器使用过采样技术与量化噪声整形相结合的方法,使高精度ADC的设计成为可能。而在对信号带宽要求较高的领域,如无线通讯等,离散型Sigma Delta调制器的设计变得更为困难。而连续时间架构降低了对各模块设计指标的需求,从而广泛地应用于兆赫信号带宽的低功耗ADC设计中。本文首先介绍了Sigma Delta调制器的基本原理,着重分析了离散时间与连续时间Sigma Delta调制器之间的区别;针对兆赫信号带宽高速ADC设计,完成了系统级设计与分析以及电路级实现。在系统级设计方面,主要工作包括:在理论分析的基础上,选择三阶一位量化连续时间Sigma Delta调制器架构;在离散域进行调制器的建模,主要包括噪声传递函数的设计与优化、离散域Simulink建模与仿真,然后采用脉冲恒定变换原理将离散域环路方程变换至连续域,并重点分析了由变换所引入的DAC非理想因素;依据对环路滤波器非理想因素的分析,定义各模块的设计指标。在电路实现方面,调制器的放大器电路采用低压共源共栅偏置、增益提高技术与连续时间共模反馈相结合的结构以实现低功耗、高增益和宽带宽;比较器电路采用增加额外正反馈的方法,在降低比较器功耗的同时,提高了比较的速度;最后对调制器进行仿真分析,各项指标满足设计要求,并进行了版图设计与验证。本文的设计采用SMIC 0.18μm CMOS工艺,在Cadence环境下,对各模块电路及调制器整体电路进行仿真分析。结果显示,在输入信号幅度为0.5 V,频率分别为500 KHz及1.5 MHz两种情况下,后端仿真SNR分别达到68.7 dB及68.6 dB,有效位分别达到11.13 bits及11.11 bits,功耗仅为1.8 mW。这表明,本文设计的调制器在兆赫信号带宽领域达到较高水平。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 课题背景、发展现状及研究意义
• 1.2 论文研究目标及主要工作
• 1.3 论文的组织结构
• 2 Sigma Delta 调制器基本原理
• 2.1 ADC 概述
• 2.2 Nyquist ADC
• 2.3 过采样ADC
• 2.4 Sigma Delta ADC
• 2.5 CT Sigma Delta 调制器
• 2.6 本章小结
• 3 高速Sigma Delta 调制器系统级设计
• 3.1 离散域调制器系统级设计
• 3.2 DT/CT 转换
• 3.3 连续域调制器系统级设计
• 3.4 本章小结
• 4 高速Sigma Delta 调制器电路实现
• 4.1 环路滤波器非理想因素
• 4.2 电路设计各模块SPEC
• 4.3 低功耗OTA 设计
• 4.4 比较器电路设计
• 4.5 反馈DAC 设计
• 4.6 调制器整体电路设计
• 4.7 版图设计
• 4.8 本章小结
• 5 调制器系统的仿真分析
• 5.1 时域仿真与分析
• 5.2 频域仿真与分析
• 5.3 调制器性能对比分析
• 5.4 本章小结
• 6 总结与展望
• 致谢
• 参考文献
• 附录1 攻读硕士学位期间发表的主要论文