伪插值任意波形合成模块设计

论文摘要

在实际的工程应用中,直接数字合成技术的输出指标主要受到相位累加模块,波形数据存储模块和数模转换模块等工作性能的限制。本文从直接数字合成技术的原理出发,针对数模转换模块速度不能满足实际需求这一问题,重点研究了基于伪插值的任意合成模块设计方法,并进一步讨论研究了该方法在任意波形合成技术中的应用。本文首先针对直接数字合成技术,分析了DDWS和DDFS两种直接数字合成方法的原理及其在应用中的优劣,并详细讨论了这两种方法在任意波形合成中的应用。其次,本文讨论了真插值任意波形合成技术的不足之处,针对其缺陷所在,提出了伪插值任意波形合成方法的原理,并从数学角度出发,论证并阐述了多DDS并行伪插值提高任意波形合成的采样率这一理论,时域和频域证明了该方法的可行性。确定了硬件实现方案,介绍了各个模块的功能要求及器件选型依据。再次,本文介绍了伪插值任意波形合成模块各关键电路设计,其中详细分析了针对伪插值方法的特点,时钟模块,波形存储模块和数模转换模块的特别改进之处。本文进而详细阐述了可编程器件内部程序设计,各个模块的数据流向和控制信号设置。最后,本文叙述了伪插值任意波形合成模块的调试和系统分析,给出了调试注意事项和系统验证结果,验证了本方法的可行性及优越性,并提出了目前存在的不足之处。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 研究背景及意义
• 1.2 国内外研究现状
• 1.3 设计指标及要求
• 1.4 本论文主要研究内容和章节安排
• 第二章 伪插值直接数字波形合成原理及总体方案
• 2.1 直接数字波形合成原理
• 2.1.1 DDWS 直接数字波形合成技术
• 2.1.2 DDFS 直接数字频率合成技术
• 2.1.3 DDWS 和DDFS 的任意波形合成原理比较
• 2.2 基于伪插值的任意波形合成方法
• 2.2.1 真插值任意波形合成原理
• 2.2.2 伪插值任意波形合成原理
• 2.3 总体方案设计
• 2.3.1 基于单片集成化DDS 芯片的方案
• 2.3.2 基于ASCI 芯片实现伪插值合成方法
• 2.4 本章小结
• 第三章 伪插值任意波形合成模块硬件系统设计
• 3.1 电源模块设计
• 3.2 时钟模块设计
• 3.3 波形存储模块电路设计
• 3.4 数模转换模块设计
• 3.4.1 普通工作模式
• 3.4.2 Mix 工作模式
• 3.4.3 RZ 工作模式
• 3.4.4 AD9747 满量程输出电流设置
• 3.5 差分转单端电路设计
• 3.6 数据叠加模块电路设计
• 3.7 其他相关电路设计
• 3.8 本章小结
• 第四章 功能模块设计
• 4.1 译码模块设计
• 4.2 时钟输入模块设计
• 4.3 累加器模块设计
• 4.3.1 波形存取模块设计
• 4.3.2 DAC 控制模块设计
• 4.4 中央处理模块软件设计
• 4.4.1 写入波形
• 4.4.2 监控程序
• 4.4.3 读出波形
• 4.5 时钟校正分析
• 4.5.1 Quartus II 时序约束
• 4.5.2 AD9954 时钟相位调节
• 第五章 系统调试与测试
• 5.1 各电路模块调试
• 5.1.1 电源电路调试
• 5.1.2 累加器模块调试
• 5.1.3 DAC 调试
• 5.2 测试方法与注意事项
• 5.2.1 程序下载
• 5.2.2 FPGA 不工作
• 5.3 系统验证
• 5.3.1 频率分辨率测试
• 5.3.2 输出波形测试
• 第六章 结论与展望
• 6.1 论文总结
• 6.2 本文主要创新点
• 6.3 后续工作的发展方向
• 致谢
• 参考文献
• 附录
• 攻读硕士期间取得的研究成果