浮点乘加部件流水站中关键模块的全定制设计

论文摘要

浮点乘加部件的结构复杂,逻辑延时较大,是高性能微处理设计中的主要瓶颈之一,如何更好更快的实现浮点融合乘加,对提高处理器性能来说,具有很重要的意义。传统上的半定制实现方式已经不能够满足越来越高的主频要求,在半定制设计基础上对关键路径上的算术逻辑部件进行有选择的全定制设计,是很有效的解决方式。本文主要研究了在半定制实现浮点乘加主要功能的前提下,一些关键路径上的逻辑模块的全定制设计方法。文章从逻辑结构、电路参数、物理版图等多个层次进行了设计和优化,在0.13μm工艺下实现了两种不同要求的高性能移位器,论文的研究成果主要有以下几方面:一、在半定制设计方面,采用新的三操作数的打头零预测算法,该算法减少了逻辑级数,改善了延时较大的前导零预测模块的性能,具有较好的综合性能;二、全定制实现了浮点乘加部件规格化通路中的162位移位器和非规格化通路中的54位移位器,采用先理论分析,手工计算负载,确定晶体管尺寸,然后再在电路中通过静态时序分析精确调整相结合的方法对电路进行了优化,达到较好的结果;三、最差情况下,两个移位器的版图最大延时分别为0.75ns和0.55ns,平均功耗分别为19.986mW和0.916mW,版图面积分别为0.03392mm~2和0.00557mm~2,达到了较小的延时、功耗和面积,也完成了预期的目标。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 浮点乘法和加法的研究背景、现状及概述
• 1.1.1 浮点加法
• 1.1.2 浮点乘法
• 1.2 浮点乘法和加法的电路设计方法综述
• 1.2.1 设计方法的发展
• 1.2.2 移位器的设计背景
• 1.3 课题的研究目标、内容和意义
• 1.4 本文的结构
• 第二章 浮点乘加部件工作原理半定制设计结果分析
• 2.1 计算群（cluster）和浮点乘加部件（FMAC）的体系结构简述
• 2.2 浮点乘加部件的各部分性能分析和结构调整
• 第三章 针对 LZA（前导零预测）部件的三操作数算法
• 3.1 低延迟的浮点乘加结构和前导零预测
• 3.2 两操作数的LZA预测算法及结果修正方法
• 3.3 三操作数的LZA预测算法及结果修正
• 3.4 两种算法的实现及性能比较
• 3.5 本章小结
• 第四章 162位规格化移位器的全定制设计
• 4.1 通用的移位器结构及其工作原理
• 4.2 设计描述及目标
• 4.3 各个子部件的结构选择
• 4.4 电路的设计、验证及尺寸的调整
• 4.4.1 逻辑图的设计
• 4.4.2 逻辑图的优化及晶体管尺寸调整
• 4.4.3 电路功能验证
• 4.5 版图设计及优化
• 4.6 功能验证及模拟
• 4.7 全定制结果分析
• 4.8 本章小结
• 第五章 54位非规格化移位器的设计
• 5.1 设计描述及目标
• 5.2 各个子部件的结构选择
• 5.3 电路设计及尺寸调整
• 5.4 版图设计及验证模拟
• 5.5 全定制结果分析
• 5.6 原第六站中非规格化通路其它逻辑的相应调整
• 5.7 本章小结
• 第六章 结束语
• 6.1 本文工作总结
• 6.2 工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果