一种12位1GHz电流舵D/A转换器IP核

论文摘要

本论文采用中芯国际0.18μm混合信号CMOS工艺库设计了一种12位分段电流舵结构D/A转换器IP核。采用5+3+4的分段方式,高五位和中间三位分别采用温度计码加权电流源结构,经过列译码和行译码对单位电流源矩阵进行控制;低四位采用二进制加权电流源结构。本论文重点研究了时钟电路模块和电压-电流转换电路模块。时钟部分采用了分布式时钟,驱动能力强、精确度高,并且结构简单易于实现;电压-电流转换电路采用宽摆幅共源共栅结构,为D/A转换器提供精确恒定的电流源。在Cadence环境下采用Spectre、Verilog-A仿真器和Matlab工具在SUN工作站和微机上进行设计和仿真。在负载为50Ω条件下,输出电压摆幅为±1V,满量程电流为20mA,积分非线性误差小于±0.26LSB,微分非线性误差小于±0.4LSB,建立时间为1.145ns,SFDR为89.65dB @ Fclk=500MHz且Fin=240MHz,76.62dB @ Fclk=1GHz且Fin=480MHz。D/A转换器总的系统功耗为89.1mW @ Fclk=500MHz且Fin=240MHz,97.2mW @ Fclk=1GHz且Fin=480MHz。有效芯片面积为0.84mm×1.08mm。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 国内外发展现状
• 1.2 本论文工作
• 第二章 D/A 转换器的特性参数和基本结构
• 2.1 D/A 转换器的基本工作原理
• 2.2 D/A 转换器的特性参数
• 2.2.1 静态特性参数
• 2.2.2 动态特性参数
• 2.3 D/A 转换器的分类和基本结构
• 2.3.1 D/A 转换器的分类
• 2.3.2 D/A 转换器的基本结构
• 2.4 本章小结
• 第三章 电流舵D/A 转换器的原理与设计
• 3.1 分段式电流舵D/A 转换器
• 3.1.1 分段式电流舵D/A 转换器的总体方案
• 3.1.2 分段式电流舵D/A 转换器的工作原理
• 3.2 部分电路设计
• 3.2.1 数据锁存电路
• 3.2.2 编码电路
• 3.2.3 电流源开关驱动电路
• 3.2.4 电流源及开关电路
• 3.3 本章小结
• 第四章 时钟驱动电路的设计、仿真及版图
• 4.1 时钟驱动电路介绍
• 4.2 时钟驱动电路的设计与仿真
• 4.2.1 时钟驱动电路的设计与仿真
• 4.2.2 时钟驱动电路的版图
• 4.3 本章小结
• 第五章 V-I 电路的设计、仿真及版图
• 5.1 V-I 电路的工作原理
• 5.2 V-I 电路的设计与仿真
• 5.2.1 V-I 电路设计
• 5.2.2 V-I 电路仿真
• 5.3 运算放大器的设计与仿真
• 5.3.1 运算放大器的设计
• 5.3.2 放大器的仿真
• 5.4 V-I 电路的版图
• 5.5 本章小结
• 第六章 D/A 转换器整体仿真与版图
• 6.1 整体仿真
• 6.1.1 基本功能验证
• 6.1.2 静态特性仿真
• 6.1.3 动态参数仿真
• 6.2 整体版图
• 6.2.1 版图技术和技巧
• 6.2.2 整体版图
• 6.3 本章小结
• 结束语
• 致谢
• 参考文献
• 研究成果