Fishbone和CTS时钟树的比较

论文摘要

集成电路工艺的进步,集成度的提高,尺寸的缩小,实体设计或者说物理设计(physical design)变得日益复杂。为了让实体设计变得更简单,通常采用的设计方法是将时钟(clock)和功能(function)分割成独立的两部分。时钟在时序电路中有着不同一般的重要地位,因此时钟树(clock tree)的建立是集成电路的实体设计中需要努力完善的一项。本论文的主题即是探讨高性能大规模集成电路中的时钟树,包括构建时钟树的鱼骨型网络以及时钟树综合,讨论不同方法中时钟偏移的区别,以及对芯片性能的影响。首先,对目前集成电路中对时钟处理的现状进行了分析。其次,在对时钟树的基本概念,时钟树的分类和结构,时钟偏差的概念和形成原因,数字电路中时序的基本概念作出大致阐述之后,着重介绍了两种现今在高性能集成电路中应用较多的时钟设计方式,鱼骨型时钟,和时钟树综合。介绍了这两种时钟的应用和具体实现方法,分别分析了这两种时钟设计方法对芯片的影响。最后,对系统中一个模块的时钟结构分别用鱼骨型时钟和时钟树综合进行分析,通过时钟偏差,和设计难易程度,耗费资源的程度,来比较鱼骨型时钟和时钟树综合这两种方式的优劣利弊。主要完成的工作如下:a:概述了先进高性能大规模集成电路中时钟设计的现状。b:了解了时钟树的基本概念,阐述了时钟树的结构与分类,时钟偏差对时序的影响。c:分析了鱼骨型时钟和时钟树综合两种时钟设计方法的实现,以及对芯片性能的影响。d:用一个高性能大规模设计中的模块来分析鱼骨型时钟和时钟树综合两种时钟设计方法的优劣。最后得出结论。

论文目录

• 目录
• 摘要
• Abstract
• 1 前言
• 1.1 研究背景
• 1.2 理论依据
• 1.3 研究目的
• 1.4 EDA工具平台介绍
• 1.4.1 Astro
• 2 时钟概述
• 2.1 时钟
• 2.2 时钟网络
• 2.2.1 线电阻和线电容
• 2.2.2 时钟产生
• 2.2.3 时钟网络分类
• 2.3 时钟树
• 2.4 时钟偏差
• 2.4.1 时钟偏移（skew）
• 2.4.2 时钟抖动（Jitter）
• 2.4.3 解决时钟偏差的方法
• 3 时序概述
• 3.1 时序路径（Timing Path）
• 3.2 器件延时（Delay）建立时间检查（setup check）和保持时间检查（hold check）
• 3.2.1 器件延时
• 3.2.2 建立时间和保持时间检查
• 3.3 带有时钟偏移的时序分析
• 4 鱼骨型（Fishbone）时钟网络对时钟的处理
• 4.1 大致结构
• 4.2 在实际设计中用Astro中生成鱼骨型时钟树
• 4.2.1 布局（place）
• 4.2.2 缓冲器
• 4.2.3 生成clock spine和clock stripe
• 4.2.4 鱼骨型时钟网络的detail布线
• 5 Astro时钟树综合（clock tree synthesis）
• 5.1 在SDC中定义时钟
• 5.1.1 定义时钟的方法
• 5.1.2 定义分频时钟的方法
• 5.2 时钟树综合流程
• 5.3 Skew的分析
• 5.4 Timing的分析
• 5.5 有效时钟偏移（useful skew）的应用
• 6 Fishbone和CTS在65nm工艺下的比较
• 7 结术语
• 7.1 总结
• 7.2 问题与展望
• 参考文献
• 致谢