USB测控系统中高精度数字锁相环的设计与实现

USB测控系统中高精度数字锁相环的设计与实现

论文摘要

在测控领域内,深空测控技术一直处于技术发展的最前沿,本文针对某深空USB(统一S频段)测控系统的高精度侧音测距需要,提出并实现了一种基于频率测量和二次混频的高精度数字锁相环实现方案。本文系统地研究了锁相环的原理,分析了影响测距测速精度的主要因素,完成了基于FPGA的接收机硬件平台设计;实现了高动态中频数字化测距测速接收机及系统联调。实验室环境下,测得实际环路等效噪声带宽达到0.1Hz,输入载噪比为20dBHz时环路工作稳定。该高精度数字锁相环达到了系统设计要求,满足了相关参数指标。

论文目录

  • 摘要
  • ABSTRACT
  • 第一章 绪论
  • 1.1 课题应用背景
  • 1.2 USB测控原理
  • 1.2.1 侧音测距
  • 1.2.2 多普勒测速
  • 1.3 本文主要工作
  • 第二章 基于二次混频的高精度数字锁相环
  • 2.1 锁相环组成及工作原理
  • 2.1.1 锁相环组成及原理
  • 2.1.2 数字锁相环
  • 2.2 高精度数字锁相环设计与仿真
  • 2.2.1 环路设计
  • 2.2.2 环路性能Matlab仿真分析
  • 2.2.3 测距测速精度分析
  • 第三章 FPGA设计与实现
  • 3.1 开发环境说明
  • 3.1.1 VHDL语言
  • 3.1.2 Xilinx专用开发环境ISE
  • 3.1.3 仿真工具ModelSim
  • 3.1.4 综合工具Synplify
  • 3.1.5 调试工具ChipScope
  • 3.2 功能模块设计
  • 3.2.1 锁相环部分
  • 3.2.2 时钟单元
  • 3.2.3 峰值检测模块
  • 3.2.4 ModelSim仿真
  • 3.3 硬件调试
  • 3.3.1 DDC模块调试
  • 3.3.2 锁相环路
  • 3.4 系统顶层原理图
  • 第四章 接收机硬件设计与系统联调
  • 4.1 总体设计
  • 4.1.1 关键芯片选型
  • 4.1.2 配置说明
  • 4.2 电磁兼容设计
  • 4.2.1 电磁兼容设计统一要求
  • 4.2.2 高速FPGA设计的特殊考虑
  • 4.3 硬件调试分析
  • 4.3.1 硬件调试的方法
  • 4.3.2 硬件调试结果分析
  • 4.4 系统调试
  • 4.4.1 ChipScope实时分析
  • 4.4.2 测速性能测试
  • 4.4.3 测距性能测试
  • 4.4.4 测距功能模拟
  • 第五章 结束语
  • 致谢
  • 参考文献
  • 作者在学期间取得的学术成果
  • 附录A USB测控系统相关实物图
  • 相关论文文献

    标签:;  ;  

    USB测控系统中高精度数字锁相环的设计与实现
    下载Doc文档

    猜你喜欢