500MSPS双通道任意波形发生器数字电路设计

论文摘要

随着自动测试技术应用领域的扩大,以及测试参数范围的增多和对测试精度要求的提高,单通道任意波形发生器在某些测试场合已不能满足要求,需要双通道甚至更多通道的激励信号,并要求这些信号能够良好同步或信号间具有高精度的可控相位差。基于上述背景,提出的一款“500MSPS双通道任意波形发生器”设计要求,本论文完成该项目的数字波形合成以及时钟电路的设计。主要研究内容如下:1.分析了“500MSPS双通道任意波形发生器”的数字电路相关的指标要求,讨论了DDFS和DDWS两种直接数字合成技术的优缺点,提出了基于这两种波形合成技术综合使用的双通道任意波形发生器的数字电路方案。2.采用并行存储技术,提高波形合成的采样率。设计了并行累加器对两片波形存储器同时访问,再通过并串转换技术,将两路250Mbps的数据按照一定的顺序合并成一路500Mbps数据,再输入到DAC,实现500MSPS的采样率。3.单/双通道模式下,能够产生各种常规波形、任意波形和调制波形。双通道的信号频率成整数倍时,两路信号可以完全同步,可以精确设定两路信号的相位差。采用双DDS结构,产生调幅、调频、扫频、FSK、PSK和Burst调制信号,调制源内外皆可,外部调制信号经ADC采样后,送入调制模块进行数字调制。4.针对多通道信号以及仪器间的同步要求,设计同步时钟电路,支持外部输入参考时钟、系统时钟,同时可将本仪器当前使用的参考时钟和系统时钟提供给其他仪器。5.对“500MSPS双通道任意波形发生器”中数字电路相关的指标进行测试和验证,分析结果,证明了设计的可行性。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 研究背景
• 1.2 国内外发展现状
• 1.3 本论文的主要任务及章节安排
• 第二章 方案选择与总体设计
• 2.1 直接数字合成技术
• 2.2 双通道任意波形发生器数字硬件电路结构
• 2.3 任意波形合成方案
• 2.3.1 DDS 实现方案选择
• 2.3.2 波形存储器选择
• 2.3.3 并行取样的DDS 技术
• 2.3.4 并串转换模块的设计
• 2.3.5 调制方案选择
• 2.4 同步时钟的设计
• 2.5 本章小结
• 第三章 数字系统硬件设计
• 3.1 时钟发生器硬件设计
• 3.2 存储器硬件设计
• 3.3 数模转换模块
• 3.3.1 DAC 时钟
• 3.3.2 多片DAC 的同步控制
• 3.3.3 DAC 的满量程电流
• 3.4 模数转换器
• 3.5 数字电路硬件设计
• 3.6 信号完整性设计
• 3.7 本章小结
• 第四章 数字关键模块的设计
• 4.1 地址划分与译码
• 4.2 高、低速DDS 模块
• 4.3 数据存储读写控制模块
• 4.4 并串转换模块
• 4.4.1 时钟锁相环
• 4.4.2 并串转换模块
• 4.5 调制波模块
• 4.5.1 振幅调制波形
• 4.5.2 频率调制波形
• 4.5.3 扫频波形
• 4.5.4 FSK 波形与PSK 波形
• 4.5.5 Burst 调制
• 4.6 各硬件电路接口控制模块
• 4.7 本章小结
• 第五章 调试与测试
• 5.1 系统调试
• 5.2 波形输出参数验证
• 5.2.1 输出波形验证
• 5.2.2 调制波形验证
• 5.2.3 采样率验证
• 5.2.4 最高输出频率验证
• 5.2.5 输出频率指标验证
• 5.2.6 通道同步和相位差验证
• 5.3 本章小结
• 第六章 结论与展望
• 致谢
• 参考文献
• 附录
• 攻硕期间取得的研究成果