基于函数动态重用的处理器性能优化研究

论文摘要

现代计算机的性能主要由每周期所执行的指令数(IPC)来衡量,而现代计算机的体系结构依靠指令级并行来改善性能。为了获得更高的IPC,需要尽可能多的以潜在的顺序而不是程序序列定义的顺序来并行执行不相关的指令。增加同时发射的指令数量通常使用的是静态的超长指令字技术或者动态的超标量技术。为了将指令尽可能早的插入到执行流水线中来减少流水线的停顿,从而引入了前瞻技术。近年来前瞻技术引起了人们广泛的研究兴趣,其中包括分支预测技术、值预测技术和地址预测技术等。但是,应该注意到这些前瞻技术潜在的目的是体系结构在前瞻模式下执行指令的能力和当前瞻失败时取消结果的能力。在前瞻技术增加IPC数量的同时,指令的有效执行时间没有被减少,即在一定情况下有效执行时间被增加用来计算恢复错误的前瞻。虽然前瞻技术能增加IPC,但不能必要的增加有效指令执行的数量。为进一步提高处理器性能,研究者们探索了重用技术,并成为近年来体系结构设计者关注的热点。重用技术是非前瞻的技术,它通过调用缓存的先前执行结果来跳过有效指令的执行。重用技术按照粒度划分为指令级重用、基本块级重用和踪迹级重用。本文沿着重用技术由细粒度向粗粒度的这一发展趋势,探索了更粗粒度的函数级重用技术。函数级动态重用技术的基本思想是,在处理器运行的过程中,对函数特征进行动态抓取,并缓存函数特征信息至函数重用表中,当此函数被再次调用时,遍历函数重用表,如果与先前执行的函数信息相匹配,就直接调用先前函数的执行结果来跳过函数体的重复执行,更新处理器的状态,继续此函数后续指令的执行;如果重用表中没有相匹配的函数信息,则继续此函数体的执行,并在执行结束返回结果的同时,将函数的输入输出信息缓存至函数重用表,以备下次重用。函数级动态重用技术是以函数为单位,通过减少单位时间内执行的指令数,甚至不执行冗余函数而直接重用来实现。函数级动态重用技术是一种粗粒度级的重用技术,把函数重用技术应用到处理器体系结构的设计中,可以提高处理器的资源利用率,提高处理器性能、降低功耗。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景
• 1.2 国内外研究现状综述
• 1.2.1 值预测
• 1.2.2 指令重用技术
• 1.2.3 值预测与指令重用的关系
• 1.2.4 基本块重用和踪迹重用
• 1.2.5 函数级重用
• 1.3 课题来源及意义
• 1.4 本文主要研究内容
• 1.4.1 纯函数
• 1.4.2 纯函数的识别和特征提取
• 1.4.3 函数重用表的建立
• 1.4.4 函数重用表的更新
• 1.4.5 评测方案
• 1.5 本文结构
• 第2章 模拟环境及实验配置
• 2.1 模拟器
• 2.1.1 SimpleScalar模拟器
• 2.1.2 SimpleScalar流水线
• 2.1.3 SimpleScalar微结构
• 2.2 测试集
• 2.2.1 SPEC95 测试基准
• 2.2.2 Mibench测试基准
• 2.3 处理器基线配置
• 2.4 本章小结
• 第3章 函数重用技术处理器设计
• 3.1 引言
• 3.2 函数级动态重用技术
• 3.2.1 纯函数的概念
• 3.2.2 函数信息的识别
• 3.2.3 函数重用表的结构
• 3.2.4 函数重用检索及函数重用信息表的更新
• 3.3 函数动态重用处理器总体结构
• 3.3.1 处理器结构特点
• 3.3.2 主要数据结构
• 3.4 处理器微结构设计
• 3.4.1 取指段
• 3.4.2 指令解码和分配
• 3.4.3 指令发射与执行
• 3.4.4 指令执行结果回写
• 3.4.5 指令提交
• 3.5 本章小结
• 第4章 实验评测与数据分析
• 4.1 实验评测方案
• 4.2 极限情况下函数动态重用实验
• 4.3 历史深度对重用率的影响
• 4.4 函数重用对处理器贡献
• 4.5 本章小结
• 结论
• 参考文献
• 致谢