MIMO系统中空时分组码的FPGA设计与实现

论文摘要

如今第三代移动通信系统(3G)的广泛应用,第四代(4G)移动通信系统的发展,以及三网联合的发展趋势,对通信系统的可靠性、有效性和低成本提出了更高的要求,而无线频谱资源的有限性促使了各种提高频谱利用率方法的诞生。多输入多输出(MIMO)技术就是其中一个行之有效的方法,它在发送端和接收端采用多根天线,将网络数据进行分割传送,不但大大提高频谱利用率和系统容量,还能延长信号的接收距离。空时编码作为MIMO系统中的一种关键技术,将信道编码技术和阵列处理技术相结合,使不同天线上发射的信号具有了时间和空间的相关性,从而大幅度的提高无线通信系统的信息容量和传输速率。空时分组码(STBC)由于其结构简单,译码复杂度小,研究最为深入和广泛,已成为下一代移动通信系统的关键技术之一。本文首先介绍了MIMO系统的原理及系统容量,空时编码技术的原理和设计准则,对空时分组码的编译码原理及算法进行了详细的分析。在此基础上提出了H3编码方案的硬件设计方案,实现了基于FPGA的三发一收和三发三收的空时分组码编译码系统,并结合Matlab软件对系统进行了性能测试,包括误码率和硬件资源的需求情况两个方面。仿真及测试结果验证了所提系统方案的可行性。此外,对系统实现硬件资源的分析表明,频谱利用率越高的编码方案其需要的硬件资源也相应多。国内外对空时分组码的理论研究已经非常深入,关于如何利用硬件来实现的文章在近些年也已经出现,但是数量极少而且只针对编码速率为1的Alamouti方案。本文提出的针对编码速率小于1的空时分组码的硬件方案,对空时分组码的实际应用应该具有一定的参考价值。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题研究背景
• 1.2 空时编码的研究现状
• 1.3 本文章节安排
• 第2章 MIMO系统与空时编码技术
• 2.1 MIMO系统原理与容量
• 2.1.1 MIMO系统原理
• 2.1.2 MIMO系统的信道容量
• 2.2 空时编码技术及其设计准则
• 2.2.1 空时编码原理
• 2.2.2 空时编码设计准则
• 2.3 空时分组码
• 2.3.1 空时分组码编码
• 2.3.2 空时分组码译码
• 2.3.3 空时分组码的性能
• 2.4 本章小结
• 第3章 空时分组码编码器的FPGA实现
• 3.1 系统硬件平台简介
• 3.2 空时分组码编码器的实现
• 3.2.1 分频器的生成
• 3.2.2 信源符号的生成
• 3.2.3 调制器的实现
• 3.2.4 空时编码矩阵的实现
• 3.3 本章小结
• 第4章 空时分组码译码器的FPGA实现
• 4.1 系统算法的简化
• 4.2 一收译码器的实现
• 4.2.1 分频器的产生
• 4.2.2 实虚部的提取
• 4.2.3 最大似然计算
• 4.2.4 解映射的实现
• 4.2.5 恢复串行码流
• 4.3 三收译码器的实现
• 4.4 本章小结
• 第5章 编译码系统性能测试
• 5.1 测试方案
• 5.2 误码率结果分析
• 5.2.1 三发一收系统的结果分析
• 5.2.2 三发三收系统的结果分析
• 5.3 所用资源结果分析
• 5.3.1 编码部分所用资源结果分析
• 5.3.2 不同调制方式所用资源分析
• 5.3.3 不同接收天线所用资源分析
• 5.4 本章小结
• 第6章 结论
• 参考文献
• 致谢
• 研究生履历