基于FPGA的匹配滤波器的优化设计与实现

论文摘要

匹配滤波器是指输出信噪比最大的最佳线性滤波器，可以等效为一种相关器，在数字通信系统的最佳接收中得到了广泛的应用，匹配滤波器的性能直接影响数字通信系统的性能。本文主要研究了数字匹配滤波器的原理和组成，介绍了匹配滤波器检测捕获的工作原理，确定了主要设计参数，并对匹配滤波器的性能进行了仿真，本文重点在于优化了移位寄存器、系数乘法器、累加器等关键部件，在保证匹配滤波器性能不变的前提下大幅度减少了资源的占有，以便于用FPGA实现数字匹配滤波器。作者利用Xilinx公司Virtex系列器件的特殊结构、SRL16和时分复用的原理，同时提出了几种匹配滤波器的优化方法，经过层层比较，最终确定了基于SRL16的并行折叠匹配滤波器的方案。最后介绍了该系统的硬件设计，用FPGA实现本系统，并通过最终测试说明了系统成功的优化设计与实现。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 研究工作的背景和意义
• 1.2 匹配滤波器在直序扩频中的应用
• 1.3 通信系统的数字化的实现
• 1.4 本文的研究内容和章节安排
• 第二章 匹配滤波器理论
• 2.1 匹配滤波器原理
• 2.2 匹配滤波器的主要特性
• 2.2.1 脉冲响应h（t）的特点及t0时刻的选取
• 2.2.2 匹配滤波器的输出功率信噪比
• 2.2.3 匹配滤波器与相关器的关系
• 2.3 匹配滤波器捕获同步原理
• 2.3.1 PN码捕获原理
• 2.3.2 匹配滤波器搜索同步原理
• 2.4 匹配滤波器参数设计
• 2.4.1 过采样率的选取
• 2.4.2 输入样点量化比特数的选取
• 2.5 匹配滤波器性能仿真
• 2.6 本章小结
• 第三章 匹配滤波器的优化设计
• 3.1 匹配滤波器的设计参数
• 3.2 简单匹配滤波器
• 3.3 带过采样的匹配滤波器
• 3.4 并行匹配滤波器
• 3.4.1 传统FIR结构和倒置型FIR结构对比
• 3.4.2 基于D触发器（DFF）的并行匹配滤波器
• 3.4.3 基于SRL16 的并行匹配滤波器
• 3.5 基于SRL16 的并行折叠匹配滤波器
• 3.5.1 并行折叠匹配滤波器原理
• 3.5.2 折叠率的选择
• 3.6 本章小结
• 第四章 系统的硬件设计
• 4.1 FPGA介绍
• 4.1.1 FPGA简介
• 4.1.2 FPGA设计流程
• 4.1.3 硬件描述语言VHDL
• 4.1.4 ModelSim仿真工具介绍
• 4.2 硬件测试板简介
• 4.3 关键芯片介绍
• 4.3.1 VGA芯片
• 4.3.2 A/D转换芯片
• 4.3.3 D/A转换芯片
• 4.3.4 FPGA芯片
• 4.3.5 PROM芯片
• 4.4 硬件实现实物图
• 4.5 本章小结
• 第五章 系统的仿真与实现
• 5.1 系统测试流程简介
• 5.2 简单匹配滤波器仿真与实现
• 5.3 基于SRL16 的并行匹配滤波器仿真与实现
• 5.4 基于SRL16 的 4 倍折叠并行匹配滤波器仿真与实现
• 5.5 仿真分析
• 5.6 本章小结
• 结束语
• 致谢
• 参考文献
• 研究成果