一种16位数字信号处理器内核的研究与设计

论文摘要

随着集成电路设计、制造技术的进步和软件开发手段的日益成熟,DSP以其体系结构的特殊性,强大的处理能力,在通信,多媒体,信息家电等领域得到了极为广泛的应用。本文完成了一款16位定点高性能数字信号处理器rDSP的内核设计。在目标指令集特点分析的基础上,根据设计约束,论文提出了rDSP Core的微体系结构实现。其中控制通路的设计中采用了基于分布式译码,双相时钟设计的同步流水线结构简化多周期指令的控制,并对基于此结构的冲突模型进行了分析,提出了设计中的解决方法。指令译码器采用预译码技术,硬布线译码结合指令状态机控制的微码ROM的协同译码结构。数据通路的设计采用Core内部总线提高了功能单元间数据传输的效率。在此基础上,本文引入了时钟管理单元并采用门控时钟技术降低功耗。为了对rDSP Core指令集功能进行高效地验证,本文构建了基于标准参考模型的自动化平台,分三个层次完成指令集的验证工作。本文中所采用的设计方法已被成功应用在数字信号处理器rDSP的开发中。经流片后测试表明,整合rDSP Core的数字信号处理器rDSP功能上完全兼容目标指令集,频率性能完全符合设计目标。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题背景
• 1.1.1 DSP 应用
• 1.1.2 DSP 发展历程
• 1.1.3 我国DSP 发展现状
• 1.2 课题来源及其意义
• 1.3 课题的研究内容和论文安排
• 第二章 rDSP Core 体系结构设计
• 2.1 rDSP Core 的指令集特点
• 2.2 rDSP Core 体系结构
• 2.2.1 流水线控制逻辑
• 2.2.2 程序地址生成单元
• 2.2.3 总线结构
• 2.2.4 数据地址生成器
• 2.2.5 地址仲裁器
• 2.2.6 数据运算单元结构
• 2.2.7 时钟控制单元
• 2.3 本章小结
• 第三章 rDSP Core 详细设计
• 3.1 流水线设计
• 3.1.1 流水线设计考虑因素
• 3.1.2 流水线的结构设计
• 3.1.3 流水线冲突控制
• 3.2 指令译码控制单元
• 3.2.1 指令分类及其行为总结
• 3.2.2 指令译码器实现
• 3.3 Core 内部总线（Core Local Bus）
• 3.3.1 Core 内部数据传送对总线的要求
• 3.3.2 内部总线数据交互
• 3.3.3 内外总线的数据交互
• 3.4 低功耗设计
• 3.4.1 低功耗模式
• 3.4.2 时钟管理单元
• 3.4.3 门控时钟技术
• 3.5 本章小结
• 第四章 rDSP Core 功能验证及实现结果
• 4.1 rDSP Core 功能验证策略
• 4.2 rDSP Core 功能验证平台
• 4.2.1 验证平台流程
• 4.2.2 标准参考模型构建
• 4.3 指令集功能验证
• 4.3.1 单指令验证
• 4.3.2 多指令序列验证
• 4.3.3 基于应用程序的验证
• 4.4 逻辑综合
• 4.5 rDSP 整体实现结果
• 4.6 本章小结
• 第五章 总结和展望
• 参考文献
• 致谢
• 攻读硕士期间发表的学术论文目录