DDS/PLL相结合的低相噪频率合成器的研究

论文摘要

随着科技的发展,雷达对频率源提出了更高的要求,低相位噪声、高纯频谱、高分辨率和高速频率捷变成为频率合成技术发展的主要趋势。本文正是基于低相位噪声、高分辨率为目的,对雷达频率源进行了研究,并设计出该系统的硬件电路。本文介绍了直接数字频率合成器的工作原理及其特点、输出频谱特性,以及锁相环的基本结构、相位模型、噪声性能,并对DDS+PLL频率合成器常用组合方案进行了对比分析。利用DDS+PLL频率合成方法的优点,结合系统要求的技术指标,并通过查阅大量相关的数据资料,选用了性能优良的DDS和PLL芯片,最终实现方案采用了DDS+PLL+上变频+倍频的综合频率合成技术,并给出DDS+PLL部分各功能模块的原理图,从理论上实现了低相位噪声高分辨率频率合成器。本文在设计过程中采用模块化思想对频率合成器系统进行设计,进一步简化了电路设计的复杂性,提高了设计效率,运用了一种灵活的设计方法对微波滤波器的设计,充分地利用计算机作为仿真设计手段,避免了传统设计方法中的繁琐计算,缩短了设计周期,提高了设计的准确性。最后通过对DDS+PLL系统关键电路的性能进行仿真与分析,验证了根据本文所选方案设计的频率合成器在向硬件实现的可行性。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题来源及研究的目的和意义
• 1.2 国内外在该方向的研究现状
• 1.3 本文主要研究内容
• 1.4 本文的结构安排
• 第2章 频率合成理论
• 2.1 直接数字频率合成器
• 2.1.1 DDS的基本原理
• 2.1.2 理想情况DDS输出频谱
• 2.1.3 实际情况DDS输出频谱
• 2.2 锁相频率合成器
• 2.2.1 锁相环的数学模型
• 2.2.2 锁相环的传递函数
• 2.2.3 锁相环的噪声性能
• 2.3 DDS＋PLL组合的频率合成器
• 2.3.1 环外混频式DDS＋PLL频率合成器
• 2.3.2 环内插入混频DDS＋PLL频率合成器
• 2.3.3 DDS激励PLL的频率合成器
• 2.4 本章小结
• 第3章 频率合成器系统设计
• 3.1 频率合成器的技术指标
• 3.2 系统设计方案
• 3.3 系统功能模块设计
• 3.3.1 参考晶振
• 3.3.2 DDS芯片
• 3.3.3 锁相环芯片
• 3.3.4 PLL环路滤波器
• 3.3.5 压控振荡器
• 3.3.6 倍频、上变频及滤波器件
• 3.4 系统电路设计
• 3.4.1 系统电路设计方案
• 3.4.2 单片机控制模块
• 3.4.3 DDS及低通滤波模块
• 3.4.4 锁相环模块
• 3.4.5 键盘及显示模块
• 3.4.6 DDS+PLL模块整体原理图
• 3.5 本章小结
• 第4章 设计可行性分析与仿真
• 4.1 系统部分性能指标分析
• 4.1.1 系统步进分析
• 4.1.2 系统频率稳定度分析
• 4.1.3 系统杂散分析
• 4.2 PLL性能的仿真与分析
• 4.2.1 PLL环路稳定性分析与仿真
• 4.2.2 PLL相位噪声分析与仿真
• 4.3 系统滤波器性能仿真与分析
• 4.3.1 10MHz低通滤波器仿真与分析
• 4.3.2 60MHz带通滤波器仿真与分析
• 4.3.3 微带滤波器仿真与分析
• 4.4 本章小结
• 结论
• 参考文献
• 致谢