总线低功耗编码技术

论文摘要

本文概述了研究课题的背景。介绍了低功耗技术是集成电路设计的重要研究方向之一,也是论文在研究课题选择的重要依据。接着详细分析CMOS功耗的来源,并得出动态功耗是主要的功耗来源。随后深入分析了低功耗技术的现状:首先从原理上分析实现低功耗设计的理论方法,得出了降低电源电压、减小负载电容和降低开关活动性等方法来降低系统的功耗;然后分别从系统级、RTL级、电路级和门级上分析了低功耗技术。本文分别对地址总线低功耗编码技术和数据低功耗编码技术的发展历程做了总结。分析了各个发展阶段中的典型编码技术,包括地址总线编码中的格雷码、TO编码、ABLORZ编码以及由TO发展出的T0-C编码,数据总线编码中的BI编码和线间耦合总线编码技术。总结各编码的算法思想,并根据各编码的算法进行了编程实现,采用综合工具分别对其进行了电路实现。根据深亚微米工艺中出现的新的寄生效应,经过理论分析和实验总结,构建深亚微米下总线模型;针对低功耗总线编码技术的瓶颈,分析地址总线的数据特征;由相邻信号线的逻辑电位,计算两线耦合动态功耗.应用于N位总线的M个连续时刻的功耗计算,并得到N位总线的平均功率因子,以反映N位总线的相邻耦合平均动态功率.根据程序地址总线的数据,搜索得到对应最小平均功率因子的总线内信号线的排布方式,实现最优的低功耗总线布线,使程序地址总线的动态功耗降低了38.2%.

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 研究背景
• 1.1.1 低功耗的研究背景
• 1.1.2 国内外低功耗产品的发展现状
• 1.1.3 总线低功耗编码技术
• 1.2 本文工作的意义与内容安排
• 1.2.1 本文工作的意义
• 1.2.2 章节安排
• 第二章 数字集成电路低功耗设计技术
• 2.1 数字集成电路的功耗来源
• 2.1.1 充放电功耗
• 2.1.2 短路电流功耗
• 2.1.3 漏电流功耗
• 2.1.4 静态偏置功耗
• 2.2 低功耗设计的途径
• 2.2.1 降低电源电压
• 2.2.2 减小负载电容
• 2.2.3 降低开关活动性
• 2.2.4 总结
• 2.3 不同层次低功耗设计方法
• 2.3.1 系统级低功耗设计技术
• 2.3.2 RTL级低功耗设计技术
• 2.3.3 门级低功耗设计技术
• 2.3.4 电路级低功耗设计技术
• 第三章 总线低功耗编码技术概述
• 3.1 总线编码的来源与发展
• 3.1.1 总线编码的来源
• 3.1.2 总线编码的发展历程
• 3.2 地址总线低功耗编码
• 3.2.1 格雷编码技术
• 3.2.2 T0编码
• 3.2.3 ABLORZ编码
• 3.3 典型的数据总线低功耗编码
• 3.3.1 BI编码
• 3.3.2 耦合反向编码
• 第四章 基于深亚微米总线模型的低功耗布线技术
• 4.1 深亚微米下总线模型
• 4.1.1 传统的总线模型
• 4.1.2 DSM总线模型
• 4.1.3 简化的功耗等价模型
• 4.2 基于深亚微米的低功耗技术
• 4.2.1 低功耗编码技术的瓶颈
• 4.2.2 深亚微米下的布线技术
• 4.2.3 程序地址总线的相邻耦合动态功耗与布线优化
• 4.3 最优化方法的实现与仿真测试
• 4.3.1 算法流程
• 4.3.2 最优布线的实现
• 4.3.3 测试程序
• 4.3.4 仿真结果与分析
• 第五章 总结与展望
• 参考文献
• 致谢
• 作者在硕士期间参加的课题与研究成果
• 附录