论文题目: 局部同质的异质DSP处理器设计研究
论文类型: 博士论文
论文专业: 通信与信息系统
作者: 陈继承
导师: 姚庆栋
关键词: 数字信号处理器,同质,异质,指令集,指令级并行,流水线,乘累加器
文献来源: 浙江大学
发表年度: 2005
论文摘要: 数字信号处理技术的飞速发展及其应用领域的不断细分，使得当前数字信号处理器面临着应用算法多样化和专门化的严重挑战，如何方便快捷地设计出适用的数字信号处理器成为当前数字信号处理系统设计的核心问题之一。 本文作者承担了浙江大学16位数据线宽DSP处理器—MD16软硬件系统设计项目，以此为基础，本文针对处理器体系结构设计、若干关键实现设计、核心功能部件MAC设计以及软硬件协同仿真验证等展开论证，力求建立一套面向中低端数字信号处理系统应用的DSP处理器设计、仿真、验证通用方法，以方便高效地设计出能够满足特定应用算法需求的DSP处理器，从而加速从设计到产品转化周期。 本文的主要的内容和创新如下： 提出了基于局部同质的异质DSP体系结构设计思想；在指令结构上，采用等差扩展操作类型码方法来平衡指令出现的概率分布和增强指令功能两方面要求，建立操作数码和寄存器结构的关系模型，将寄存器结构设计转变为特定有限域GF（2[log2n]）上的操作数编码最优问题，从而得出本文指令设计方案和类RISC局部同质而总体异质的寄存器组织形式；采用类RISC扩展LOAD／STORE结构和二维寻址机制来进行高效的存储器访问，对于寻址单元设计，提出了一种基于虚拟上下边界的任意长度循环寻址方法来解决多个不等长循环数组的连续存放问题，论证了一种不产生基地址的统一地址产生电路优化方案；对于提高代码功能密度方面，利用运算功能和存储器访问功能的正交性以实现两方面操作的并行化，并从存储系统层次保证其可行性； 根据局部同质的异质DSP体系结构模型，指出MD16具体实现要求和流水线划分原则，通过对比不同的划分方法，合理安排流水线中指令的执行动作，最终确定以降低数据、控制相关性为导向并满足系统频率和时序要求的MD16可扩展执行（EX）级的类RISC四级流水结构，使得类RISC指令、复杂DSP指令、多操作指令通过统一的流水线结构安排融合在一起。 提出了一种构建多模式算法最小并集的MAC通用结构思想与一种划分MAC通用结构以适应多流水级DSP处理器设计的通用MAC设计方法；对于BOOTH编码和部分积产生，提出了直接建立被乘数与部分积的多路选择映射关系的BOOTH编码和部分积联合产生方法；对于最优Wallace树型加法实现，提出了全加器和4-2 compressor电路实现 Wallace树加法所需的关键加法路径级数公式以指导实现选择；对于无偏舍入处理，提出了在Wallace树处理舍入问题的舍入运算前置方法；提出了以时延为导向的MAC各部分单元组合与流水线匹配具体方法。本文MAC设计思想和方法已经申请发明专利。 对MD16协同验证平台设计进行了研究；通过基于C语言PC机子平台、基于HDL语言虚拟机子平台和基于FPGA的硬子平台分别、协同仿真验证，保证了MD16处理器的正确性和完备性。 MD16处理器已完成流片，芯片采用SMIC 0.18μm 6层CMOS工艺加工，在核心电压1.8V情况下，其可工作在0-162MHz，此时功耗为1.1mW／MHz。
论文目录:
摘要
ABSTRACT
目录
绪论
1．1 数字信号处理器(DSP)应用领域
1．1．1 一般应用领域
1．1．2 热点应用领域
1．2 DSP处理器的发展历程
1．3 当前DSP处理器的优缺点和本文研究的意义
1．3．1 高端DSP处理器优缺点
1．3．2 中低端DSP处理器优缺点
1．3．3 本文的研究出发点和意义
1．3．4 本文数字信号处理器设计研究的目标和手段
1．4 本文研究要点
本章小结
参考文献
第二章 局部同质的异质体系结构设计研究
2．1 异质DSPvs同质RISC体系结构
2．2 基于RISC同质的异质增强结构
2．3 基于部分同质的异质DSP体系结构
2．3．1 指令长度选择和优化规则
2．3．2 指令操作码的优化
2．3．3 操作数码的优化和局部类RISC同质寄存器组结构
2．3．4 扩展RISC LOAD／STORE结构和二维寻址机制
2．3．5 指令级并行优化设计
本章小结
参考文献
第三章 相关性消除与片内外数据交换机制研究
3．1 消除数据和控制相关性优化设计
3．1．1 类RISC流水线设计
3．1．2 EX级流水线扩展结构
3．1．3 流水线最终结构和功能划分
3．1．4 基于旁路机制的数据和控制相关性消除设计
3．1．5 基于流水线状态机的数据和控制相关性消除设计
3．2 消除结构相关性优化设计
3．3 处理器的吞吐率优化设计
3．3．1 DMA协处理单元设计
3．3．2 DMA协处理单元设计改进
3．3．3 灵活模式DMA传输设计
本章小结
参考文献
第四章 乘累加器MAC设计的研究
4．1 现有MAC设计改进方法缺点
4．2 MAC的时延、门数限制条件
4．3 MAC通用设计方法的研究
4．3．1 多模式算法最小并集的界定
4．3．2 BOOTH编码及部分积产生
4．3．3 Wallace树型加法
4．3．4 舍入运算前置处理技术
4．3．5 MAC与DSP流水线的匹配
4．3．6 40位累加(accumulator)
4．3．7 MAC结果产生
4．4 实验结果对比和结论
本章小结
参考文献
第五章 局部同质的异质系统软硬件协同仿真验证设计
5．1 软硬件协同仿真验证系统模型
5．2 基于PC机的C语言仿真验证子系统设计
5．2．1 C语言仿真验证子系统编译器设计
5．2．2 C语言仿真验证子系统汇编器设计
5．2．3 C语言仿真验证子系统指令集仿真器设计
5．3 基于虚拟机的HDL语言仿真验证子系统
5．3．1 验证环节设计
5．3．2 仿真环节设计
5．4 基于硬件的FPGA仿真验证子系统
5．4．1 FPGA模块设计
5．4．2 在线仿真模块(ICE)设计
5．4．3 MD16的FPGA实现
5．4 系统设计的关联反馈子系统
5．5 协同仿真验证后的MD16处理器性能指标
本章小结
参考文献
作者攻读博士期间发表的论文
作者攻读博士期间参加的科研工作
致谢
发布时间: 2005-04-15
参考文献
- [1].低功耗嵌入式处理器设计研究[D]. 范东睿.中国科学院研究生院（计算技术研究所）2005
- [2].处理器微体系结构模拟加速策略研究[D]. 喻之斌.华中科技大学2008
相关论文
- [1].多DSP并行结构神经网络目标识别系统的实现[D]. 乔双.中国科学院研究生院（长春光学精密机械与物理研究所）2004
- [2].小型化高速DSP微光视频图像处理器的研究[D]. 李武森.南京理工大学2003
- [3].基于通用DSP实现HDTV机顶盒的研究与设计[D]. 张涛.天津大学2004
- [4].32位RISC微处理器设计研究[D]. 夏军.华中科技大学2004
- [5].基于通用DSP的数字电视信源解码器的研究与实现[D]. 朱永松.天津大学2005
- [6].高性能嵌入式RISC微处理器核设计研究[D]. 姚英彪.浙江大学2006
- [7].嵌入式可重构DSP体系结构研究[D]. 段然.西北工业大学2005