双介质埋层SOI高压器件的研制

论文摘要

SOI（Silicon On Insulator）高压集成电路（High Voltage Integrated Circuit,HVIC）因其隔离性能好、漏电流小、速度快、功耗低和抗辐照等优点已成为功率集成电路重要的发展方向。作为SOI HVIC的核心器件,SOI横向高压器件较低的纵向击穿电压限制了其在高压功率集成电路中的应用,为此,国内外众多学者提出了一系列新结构以提高SOI横向高压器件的纵向耐压。但迄今为止,SOI横向高压器件均采用SiO2作为埋层,且当前进入实用阶段的SOI器件击穿电压没有过600V。本文围绕SOI横向高压器件的耐压问题,提出了具有双介质埋层的SOI高压器件新结构。该器件结构的特征在于其埋层由双氧化层以及两氧化层之间的多晶硅构成,且第一氧化层存在窗口。通过第一氧化层的窗口对电场进行调制,在多晶硅界面引入电荷而增强第二埋氧层的电场,从而提高器件的纵向耐压。而且窗口的存在和较薄的第二埋氧层,大大减缓了器件的自热效应。在横向,结合场板技术、降场层技术来提高器件的整体耐压。分析了双介质埋层结构的SOI LDMOS的纵向耐压机理,该结构利用两层埋氧承受耐压,且在多晶硅下界面引入电荷Qs。根据电位移矢量的全连续性,界面电荷Qs使第二埋层内电场增加,从而提高纵向击穿电压,很好地解决了器件的纵向耐压问题。利用器件二维数值仿真软件MEDICI,详细研究多晶硅界面的电荷以及顶层硅和氧化层内电场分布,分析了开窗口位置大小和埋二氧化层厚度对耐压的影响。器件参数仿真后,借助TSUPREM4对其工艺进行优化设计。仿真结果表明,对于第一、二埋氧层厚度分别为2.5μm和0.5μm,顶层硅厚度为20μm的新结构器件,耐压从常规结构（2.5μm埋氧层厚度）的597V升高到799V。在理论分析、器件仿真和工艺模拟的基础上,进行大量的工艺实验研究,开发了基于SDB（Silicon Direct Bonding）技术的非等平面埋氧层SOI材料的制备工艺。此外,设计具有双介质埋层结构的SOI LDMOS器件的版图和工艺制备流程,并进行了工艺制备。最终研制出了耐压761V的双介质埋层SOI器件,其中第二埋氧层电场从常规结构的低于120V/μm增至400V/μm以上。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 第二章 SOI技术的概述
• 2.1 SOI技术的优点
• 2.2 SOI材料的制备技术
• 2.2.1 SDB技术
• 2.2.2 SIMOX技术
• 2.2.3 Smart Cut技术
• 2.2.4 外延层转移技术
• 2.3 SOI高压器件研究现状和发展
• 2.3.1 横向耐压技术
• 2.3.2 纵向耐压技术
• 2.4 本章小结
• 第三章 双介质埋层SOI器件新结构和耐压机理
• 3.1 LDMOS耐压分析
• 3.2 场板技术
• 3.3 RESURF技术
• 3.3.1 RESURF原理分析
• 3.3.2 Single-RESURF LDMOS
• 3.3.3 Double-RESURF LDMOS
• 3.4 常规SOI器件耐压击穿特性
• 3.5 双介质埋层SOI高压器件
• 3.5.1 双介质埋层SOI器件结构
• 3.5.2 双介质埋层SOI器件耐压机理
• 3.6 本章小结
• 第四章 双介质埋层SOI高压器件耐压特性
• 4.1 窗口位置L和大小W讨论
• 4.1.1 窗口位置L
• 4.1.2 窗口大小W
• 4.2 埋氧层厚度讨论
• I1'>4.2.1 第一埋氧层厚度t_I1
• I2'>4.2.2 第二埋氧层厚度t_I2
• 4.3 漂移区和降场层浓度讨论
• d'>4.3.1 漂移区浓度N_d
• p'>4.3.2 降场层浓度N_p
• 4.4 多晶硅讨论
• poly'>4.4.1 多晶硅层厚度t_poly
• poly'>4.4.2 多晶硅掺杂浓度N_poly
• 4.5 本章小节
• 第五章 双介质埋层高压SOI LDMOS的制备
• 5.1 双介质埋层SOI材料的制备
• 5.1.1 SOI材料的版图
• 5.1.2 SOI材料的工艺流程
• 5.1.3 实验结果测试分析
• 5.2 双介质埋层SOI LDMOS器件的制备
• 5.2.1 器件版图设计
• 5.2.2 器件工艺流程
• 5.3 PN结耐压测试
• 5.4 本章小结
• 第六章 结论
• 致谢
• 参考文献
• 攻硕期间取得的研究成果