基于闪存阵列的高速数据存储技术研究

论文摘要

课题针对单片NAND型闪速存储器存储容量较小和存储速度较慢的特点，通过构建闪存阵列的方式来增大存储容量、提高存储速度实现了大容量高速存储。利用位扩展技术完成了以单片NAND FLASH为基本存储单元的存储阵列的横向扩展，利用分时加载技术实现了纵向的扩展，构建了m×n的通用阵列。然后提出了对存储阵列中无效块的处理方法，根据阵列的行列m、n的取值不同分别提出了全相关、全独立、行相关、列相关四种管理机制。在进一步研究阵列的工作原理之后，为存储阵列设计了专用的DMA逻辑控制电路。最后，讨论了存储阵列的数据管理方法，在各个相关模块的存储阵列中建立系统信息区、状态标识区、文件信息区、参数配置区、数据存储区，这样能方便有效的存储和管理测试数据。在提出存储阵列的构建、存储阵列工作原理、无效块处理机制和数据管理方法之后，本文还通过动态参数测试系统的设计为例，介绍了存储阵列在测试系统中的应用。测试系统包括FPGA主控系统、模数转换模块、FLASH存储阵列、USB接口电路等。主控系统采用的是以FPGA为载体的SOPC系统，SOPC内部集成了Microblaze软核处理器及用户自行设计的IP核，用户IP是完成采集存储的核心电路；模数转换模块支持2、4、8、16四种可选通道的同步数据采集，在16通道同步采集的状态下，采样速率能达到400ksps；FLASH存储阵列系统采用1×4的阵列，无效块处理机制采用行相关方式；USB接口电路主要作用是为处理器和上位机提供数据通道，方便测试系统接收来至上位机的各种操作命令，以及保证测试数据的顺利回传。最后通过测试实验验证了存储阵列的存储速度能达到16.6MB/s，也保证了测试系统的可靠性。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题背景
• 1.2 国内外研究现状和发展动态
• 1.3 论文研究内容和组织结构
• 1.3.1 课题的研究目标和主要内容
• 1.3.2 论文的的主要内容
• 第二章 NAND FLASH 的基本理论
• 2.1 NAND FLASH 存储器要点简介
• 2.1.1 引脚功能及配置
• 2.1.2 内部组织结构
• 2.1.3 基本操作流程
• 2.2 NAND FLASH 的特殊应用说明
• 2.2.1 NAND FLASH 的写操作过程
• 2.2.2 NAND FLASH 无效块的处理
• 2.3 本章小结
• 第三章 存储阵列的构建及系统工作原理
• 3.1 存储阵列的构建
• 3.1.1 存储容量的扩展
• 3.1.2 存储速度的提高
• 3.1.3 存储阵列的构建
• 3.2 阵列无效块管理与标识
• 3.2.1 无效块管理机制
• 3.2.2 无效块的标识
• 3.3 存储阵列的数据传输
• 3.3.1 处理器查询方式写命令和地址
• 3.3.2 DMA 方式写命令和地址
• 3.3.3 存储阵列专用 DMA 控制器设计
• 3.4 相关模块存储工作原理
• 3.5 存储速度与缓存最小容量的计算
• 3.6 存储控制系统构建
• 3.7 本章小结
• 第四章 存储阵列的数据管理方法
• 4.1 NAND FLASH 文件系统的设计
• 4.1.1 系统信息区
• 4.1.2 状态标识区
• 4.1.3 文件信息区
• 4.1.4 参数设置区
• 4.1.5 数据存储区
• 4.2 文件系统的功能模块设计
• 4.2.1 文件的格式化
• 4.2.2 文件的读写
• 4.2.3 文件的擦除
• 4.3 本章小结
• 第五章 存储阵列在动态测试系统中的应用
• 5.1 主控制系统设计
• 5.2 存储阵列模块的设计
• 5.3 模数转换模块
• 5.3.1 AD 配置寄存器
• 5.3.2 AD 的采集与读取
• 5.4 USB 接口电路
• 5.4.1 USB 接口硬件电路设计
• 5.4.2 控制程序设计
• 5.5 控制模块的设计
• 5.5.1 硬件控制系统设计
• 5.5.2 系统软件程序的设计
• 5.6 本章小结
• 第六章 实验结果分析与总结
• 6.1 PC 机端上位机应用功能
• 6.2 存储器数据管理分析
• 6.3 测试数据分析
• 6.3.1 存储速度测试
• 6.3.2 系统精度测试
• 6.3.3 模拟信号采集测试
• 结束语
• 本文所做工作情况及创新点
• 存在的问题与展望
• 参考文献
• 攻读硕士学位期间发表的论文
• 致谢