GRCC一种通用型可重构处理器

论文摘要

本文描述了一种改进型可重构处理器—GRCC(General Reconfigurable Coprocessor),该处理器能够使用一般通用RISC处理器的协处理器接口与主处理器协同工作,达到辅助主处理器进行大规模密集计算的目的。仿真结果显示,在处理FFT、DCT等计算密集型算法时,GRCC与通用处理器的组合能达到6倍以上于通用处理器的性能,并在实现复杂度、运行效率与通用性中达到了一个权衡。本文在以下几个方面为可重构系统提供了新的观点和思路。1. GRCC与其它同类型的协处理器显著的一点不同就是增加了一个协处理器接口模块,通过这个模块可以用来屏蔽众多主处理器的不同。同时,模块内部的逻辑全部由这个接口模块来进行控制与操作。2.在ARM公司的SoC Designer平台上搭建了GRCC的仿真模型,为后续的工作建立起了一个完整的研究平台。3.通过对常用算法(DCT、FFT)的分析,对可重构计算阵列的互联结构与可重构计算单元的功能结构提出了自己的优化方式。4.对几种常用的计算密集型算法进行了优化与映射,构建了算法的配置字。同时,也为GRCC的程序构建了基本的程序运行框架。

论文目录

• 摘要
• ABSTRACT
• 目录
• 图录
• 表录
• 第一章 绪论
• 1.1 课题来源
• 1.2 可重构计算的背景
• 1.3 可重构计算基本概念
• 1.4 课题立意与主要工作
• 1.5 本文主要内容的组织和安排
• 第二章 可重构计算的理论依据
• 2.1 可重构计算系统
• 2.2 可重构计算的分类
• 2.2.1 按可重构器件与微处理器之间的整合形式分类
• 2.2.2 按重构发生的时间分类
• 2.2.3 按可重构器件颗粒度分类
• 2.2.4 按可重构处理单元分类
• 2.2.5 按可重构互连网络分类
• 2.3 可重构系统与通用计算系统
• 2.3.1 可重构系统与通用计算系统的基本区别
• 2.3.2 可重构系统与通用计算系统的相关性
• 2.4 可重构计算系统与计算模式
• 2.4.1 IDC 三维结构模型
• 2.4.2 不同结构模型的机器范例
• 2.4.3 混合式系统的计算平台
• 2.5 本章小结
• 第三章 GRCC: 一种通用型可重构处理器架构
• 3.1 设计思想
• 3.1.1 与通用处理器的协同工作
• 3.1.2 高速数据通路设计
• 3.2 GRCC 模型
• 3.2.1 架构定义
• 3.2.2 模块特征
• 3.3 GRCC 可重构处理系统的特性分析
• 3.3.1 粒度
• 3.3.2 编程深度
• 3.3.3 可重构性
• 3.3.4 计算建模与架构设计
• 3.3.5 系统接口
• 3.4 本章小结
• 第四章 GRCC 的实现
• 4.1 GRCC 结构的组织
• 4.2 可重构计算单元的实现
• 4.2.1 可重构计算单元介绍
• 4.2.2 配置单元与配置字
• 4.2.3 可重构计算单元功能与优化
• 4.3 可重构计算阵列的组织
• 4.3.1 可重构计算阵列的互连
• 4.3.2 Context Bus 与 Data Bus
• 4.4 CONTEXT BUFFER
• 4.5 协处理器接口与通用性
• 4.5.1 协处理器接口与通用性
• 4.5.2 协处理器指令
• 4.6 数据通路
• 4.6.1 Data Buffer
• 4.6.2 Embedded DMA 控制器
• 4.7 可重构系统的控制流与数据流
• 4.7.1 SIMD 执行方式的Context 传播
• 4.7.2 交叠数据传播
• 4.7.3 GRCC 程序的运行流程
• 4.8 GRCC 汇编器的设计
• 4.9 本章小结
• 第五章 常用算法映射
• 5.1 二维DCT
• 5.2 FFT
• 5.3 矩阵乘法
• 5.4 实验结果与分析
• 5.4.1 实验环境与实验手段
• 5.4.2 常用算法的实验数据对比分析
• 5.4.3 小结
• 5.5 本章小结
• 第六章 总结与展望
• 6.1 论文总结
• 6.2 展望
• 参考文献
• 附录1 部件接口详细说明
• 附录2 协处理器指令集与 ARM 指令集的转换
• 附录3 可重构运算单元的配置字定义与 ALU 操作码
• 致谢
• 攻读硕士学位期间已发表或录用的论文