H.264/AVC解码运动补偿的VLSI优化实现

论文摘要

本文提出了针对H.264/AVC视频解码运动补偿模块的VLSI优化实现。基于运动补偿模块运算复杂度高,对存储器访问要求大的特点,分别对系统架构,存储器访问及像素计算进行了优化。首先,本文提出了运动补偿模块的自适应流水线架构以及4像素并行处理的方式以提高系统性能;其次,对运动矢量解码过程中存储器的访问进行了优化;同时,我们设计了三层存储架构,并使用了可变块形状方法,不仅降低了整个存储器系统的功耗,也降低了对片外存储器的带宽需求;最后,针对宏块中亮度和色度的计算,分别进行了计算复杂度及性能的优化。本文提出的运动补偿架构通常情况下处理一个宏块平均只需400时钟周期,具有较大的吞吐量和系统性能。与传统设计相比,在相同的制造工艺条件下,本文减少了42%的门数,同时降低了了35%的功耗。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 研究的背景及意义
• 1.2 主要改进工作和贡献
• 1.3 论文组织结构
• 第二章 VLSI 基础及低功耗设计方法
• 2.1 Moore 定律的历史及其发展
• 2.2 VLSI 挑战与局限
• 2.3 CMOS 设备常用功耗分析
• 2.3.1 动态功耗计算
• 2.3.2 静态功耗计算
• 2.4 常用低功耗设计方法
• 2.5 本章小结
• 第三章 H.264/AVC 解码及其运动补偿原理
• 3.1 视频编解码原理简介
• 3.2 H.264/AVC 编码标准简介
• 3.3 H.264/AVC 解码器
• 3.4 解码器硬件设计考量
• 3.5 H.264/AVC 解码部分运动补偿算法
• 3.5.1 分块划分
• 3.5.2 运动矢量
• 3.5.3 亮度计算
• 3.5.4 色度计算
• 3.6 本章小结
• 第四章 运动补偿硬件优化设计
• 4.1 优化考量
• 4.1.1 多像素并行处理
• 4.1.2 存储器访问
• 4.1.3 流水线作业
• 4.2 优化设计系统架构
• 4.2.1 四像素列并行处理
• 4.2.2 运动矢量预测
• 4.2.3 存储器架构设计
• 4.2.4 亮度部分预测
• 4.2.5 色度部分预测
• 4.2.6 自适应流水线
• 4.3 优化设计小结
• 第五章 设计方案 VLSI 实现和仿真
• 5.1 设计流程
• 5.2 设计组成、接口与验证
• 5.3 门控时钟
• 5.4 仿真结果与比较分析
• 5.5 本章小结
• 第六章 总结与展望
• 6.1 回顾与总结
• 6.2 未来工作展望
• 参考文献
• 附录A:缩略语
• 附录B:测试序列
• 致谢
• 攻读学位期间发表的学术论文目录