基于FPGA的硬件网络信息过滤系统的设计与实现

论文摘要

在网络互联技术迅速普及的今天,人们的视野也随着计算机网络的延伸而开阔,网络信息的安全也越来越被人们所关注,防火墙虽然在访问控制方面性能卓越,但对于网络上的数据包内容却视而不见,传统的软件内容过滤技术虽然可以保证信息安全,但其速度让人难以忍受。硬件网络信息过滤系统具有防火墙和内容过滤的双重功效,是解决此类问题的必然选择。因此,研究和设计高效的硬件网络信息过滤系统显得异常必要。首先,本文深入的研究了各种防火墙技术和内容过滤算法,把防火墙技术和内容过滤技术进行了大胆的融合,提出将网络信息过滤分为访问控制和内容过滤两个阶段,前者针对数据包中固定偏移信息,后者则定位在数据包的具体内容。为了获得较高的系统吞吐率,这两个阶段的合理设计意义重大。其次,针对两个阶段的具体设计目标引入相应的解决方案。访问控制采用了状态检测防火墙的设计技术,通过规则表把网络流量划分成信任﹑受怀疑﹑拒绝的类别,只有受怀疑的流量才会交给下一个步骤来处理。此外,还进一步引入了cache的设计思想,提出了状态表结构,状态表和规则表的有机配合,实现了高效的访问控制功能;在内容过滤的众多选择中,针对硬件设计的特点,确立了基于状态机的实现方案,并提出了单元过滤模块—伺服器的概念,通过伺服器阵列技术的引入,使得过滤可以并发执行,提高了内容过滤模块的处理能力。最后,基于FPGA技术实现了系统提出的各种功能,并进行了仿真,验证了其设计的合理性和正确性。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景
• 1.1.1 防火墙技术和内容过滤技术概要
• 1.1.2 硬件网络信息过滤系统的实现方式
• 1.2 国内外研究进展
• 1.2.1 国内研究进展
• 1.2.2 国外研究进展
• 1.3 硬件网络信息过滤系统的结构
• 1.3.1 硬件网络信息过滤系统的拓扑结构
• 1.3.2 硬件网络信息过滤系统的物理结构
• 1.4 本文主要内容
• 第2章 硬件网络信息过滤系统功能分析与结构设计
• 2.1 吞吐率的问题
• 2.1.1 过滤分步骤进行的必要性
• 2.1.2 硬件网络信息过滤系统的步骤策略
• 2.2 硬件网络信息过滤系统的功能分析
• 2.3 硬件网络信息过滤系统的结构设计
• 2.4 本章小结
• 第3章 访问控制逻辑的设计
• 3.1 规则表的设计
• 3.1.1 设计规则表需考虑的问题
• 3.1.2 规则表的接口设计
• 3.1.3 规则表的操作流程
• 3.2 状态表的设计
• 3.2.1 设计状态表需考虑的问题
• 3.2.2 状态表的接口设计
• 3.2.3 状态表的操作流程
• 3.3 本章小结
• 第4章 内容过滤逻辑的设计
• 4.1 单元过滤模块的设计
• 4.1.1 基于状态机设计的合理性
• 4.1.2 状态机输入的半字节方案
• 4.1.3 状态机的最终定型
• 4.2 伺服器的双缓冲方案
• 4.3 内容过滤的并发设计—伺服器阵列
• 4.3.1 伺服器阵列的概念
• 4.3.2 伺服器阵列的实现
• 4.3.3 伺服器阵列的配置
• 4.4 本章小结
• 第5章 硬件网络信息过滤系统的实现与验证
• 5.1 规则表模块的功能验证
• 5.1.1 仿真波形
• 5.1.2 综合结果
• 5.2 状态表模块的功能验证
• 5.2.1 仿真波形
• 5.2.2 综合结果
• 5.3 伺服器输入数据的双缓冲池的功能验证
• 5.3.1 仿真波形
• 5.3.2 综合结果
• 5.4 伺服器阵列模块的功能验证
• 5.4.1 仿真波形
• 5.4.2 综合结果
• 5.5 本章小结
• 结论
• 参考文献
• 哈尔滨工业大学硕士学位论文原创性声明
• 哈尔滨工业大学硕士学位论文使用授权书
• 哈尔滨工业大学硕士学位涉密论文管理
• 致谢