QC-LDPC码的研究与FPGA实现

论文摘要

低密度校验码（Low-Density Parity-Check Codes,LDPC）已经被证明是一类纠错性能逼近香农限的渐近好码。由于低密度校验码具有译码复杂度低、错误平层低等诸多优点,它的良好应用前景已经引起学术界和IT业界的高度重视,也使其成为当今信道编码领域最受瞩目的研究热点之一。QC-LDPC（Quasi-Cyclic LDPC）码是LDPC码的一个子类,它在构造、编码和译码等方面,具备了其它类型的LDPC码不具有的很多优点。本文就QC-LDPC码的一些关键问题进行了研究。主要完成的工作有以下几方面:系统介绍了LDPC码构造的基本方法,重点以一种基于有限域的代数方法对QC-LDPC码的构造进行了研究。系统地介绍了LDPC码的编码方法和译码方法,重点研究了针对QC-LDPC码的编码实现方法和LDPC码的最小和译码算法。最后,在前面理论分析的基础上,结合硬件平台仿真,给出了准循环LDPC码的编码器和译码器的FPGA实现方法,主要包括了编译码器的总体结构设计,各子模块设计、门级仿真结果等。其中编码是通过准循环结构的生成矩阵进行的,译码则采用归一化最小和算法。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 数字通信与信道编码理论
• 1.2 LDPC 码和图表示
• 1.3 LDPC 的发展与研究现状
• 1.4 行文内容和安排
• 第二章 QC-LDPC 码的构造
• 2.1 LDPC 码的构造
• 2.1.1 随机构造法
• 2.1.2 结构化构造法
• 2.2 QC-LDPC 码的基本概念
• 2.3 二元QC-LDPC 码的构造
• 2.3.1 有限域元素的矩阵扩展
• 2.3.2 基于有限域QC-LDPC 码的基本构造
• 2.3.3 基于素域的加法群构造QC-LDPC 码
• 2.4 本章小结
• 第三章 LDPC 码的编译码算法
• 3.1 LDPC 码的编码
• 3.1.1 基于校验矩阵的编码
• 3.1.2 QC-LDPC 码的高效编码算法
• 3.2 LDPC 码的译码
• 3.2.1 和积算法
• 3.2.2 最小和译码算法
• 3.3 本章小结
• 第四章 QC-LDPC 码的编译码器设计与实现
• 4.1 FPGA 设计的码型选择
• 4.2 QC-LDPC 码编码器设计
• 4.2.1 QC-LDPC 编码器总体结构设计
• 4.2.2 编码模块的设计
• 4.2.3 编码器仿真分析
• 4.3 QC-LDPC 码译码器设计
• 4.3.1 QC-LDPC 码译码器总体结构设计
• 4.3.2 译码器各模块设计
• 4.3.3 译码器仿真分析
• 4.4 本章小结
• 第五章 结束语
• 致谢
• 参考文献
• 研究成果