基于FPGA的虚拟逻辑分析仪的设计

论文摘要

随着大规模集成电路和微型计算机的发展,数字仪器的智能化程度越来越高。在数字系统设计和调试中,常产生传输延迟、竞争冒险、毛刺干扰等问题,这是传统仪器无法解决的。在这种情况下出现了适用于软、硬件分析的一种新型的数字域测试仪器——逻辑分析仪,它能够有效的解决数字系统中出现的问题。逻辑分析仪在数字系统调试中起着巨大的作用,但是价格十分昂贵,这很大程度上限制了它的市场范围。为了使更多用户使用到逻辑分析仪,本论文在对虚拟仪器技术、FPGA技术以及USB总线接口研究的基础上,设计了基于FPGA的虚拟逻辑分析仪。虚拟仪器技术是将计算机技术、传感器技术、数字处理等技术结合起来的产物,充分利用了计算机丰富的软硬件资源,突破了数据处理以及存储等方面的限制,是当今仪器发展的趋势；FPGA包含大量的逻辑门、I/O等资源,可利用其在线系统重构性实现所需要的逻辑功能。系统所使用的总线是USB总线接口,具有即插即用、传输速度快、通用性好等特点,将USB总线接口应用到虚拟逻辑分析仪的设计中,符合现代仪器发展趋势。本系统设计的虚拟逻辑分析仪将FPGA技术与虚拟仪器技术相结合,突出了新技术在智能仪器应用中的优势。该虚拟逻辑分析仪的价格只为传统逻辑分析仪的十分之一,是一款实用的数字域测试仪器。本系统采用了"PC+USB+FPGA"的设计方案。它包括硬件设计和软件设计两个方面。硬件系统设计是由Verilog HDL语言实现的,该硬件系统主要由毛刺检测模块、触发识别模块、触发产生模块、触发控制模块、存储控制模块、USB控制模块等构成,实现了对信号的采集及存储功能。软件设计包括用LabVIEW设计的应用界面、驱动程序设计、固件程序设计以及通信协议的制定。该虚拟逻辑分析仪可同时对16路数字信号进行同时检测。经在实验室测试,其功能可满足教学上的需要,具有一定的应用与推广前景。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 课题的引入
• 1.2 逻辑分析仪的介绍
• 1.3 虚拟仪器的介绍
• 1.4 USB介绍
• 1.4.1 USB传输介绍
• 1.4.2 USB设备功能介绍
• 1.5 研究虚拟逻辑分析仪的必要性
• 1.6 论文结构安排
• 2 FPGA技术
• 2.1 FPGA的基本概述
• 2.2 FPGA的设计流程
• 2.3 Verilog HDL语言介绍
• 2.4 Altera Cyclone Ⅱ系列芯片
• 2.5 硬件开发环境
• 3 系统方案分析和论证
• 3.1 系统整体方案比较
• 3.2 应用程序开发平台的比较
• 3.3 硬件设计方案的选择
• 3.4 计算机接口方案的选择
• 3.5 USB接口芯片的选择
• 3.6 FPGA的硬件模块介绍
• 3.7 技术指标
• 4 系统硬件设计
• 4.1 系统的总体结构
• 4.2 前端采集电路的设计
• 4.2.1 探头电路的设计
• 4.2.2 延迟网络
• 4.3 时钟选择模块的设计
• 4.4 系统工作时钟生成模块设计
• 4.5 毛刺检测模块设计
• 4.6 触发与存储控制模块设计
• 4.7 触发模块设计
• 4.7.1 触发方式
• 4.7.2 触发识别模块的设计
• 4.8 SRAM控制模块设计
• 4.9 USB控制模块设计
• 5 系统软件设计
• 5.1 USB芯片
• 5.1.1 Slave FIFO传输
• 5.1.2 同步Slave FIFO写
• 5.1.3 同步Slave FIFO读
• 5.2 应用程序设计
• 5.2.1 LabVIEW运行机制及应用技巧
• 5.2.2 界面设计
• 5.2.3 动态链接库
• 5.3 驱动程序设计
• 5.3.1 USB设备驱动程序设计
• 5.3.2 固件下载驱动程序
• 5.4 固件程序设计
• 5.4.1 固件编程的思想
• 5.4.2 固件结构及组成
• 5.4.3 系统描述符
• 5.5 通信协议的制定
• 6 系统调试
• 6.1 系统的调试工作
• 6.2 调试中遇到的问题
• 6.3 测试结果
• 结论
• 致谢
• 参考文献
• 攻读学位期间的研究成果