导读:本文包含了自举开关论文开题报告文献综述及选题提纲参考文献，主要关键词:列并行模数转换器,栅压自举开关,导通电阻,体效应补偿
自举开关论文文献综述
张鹤玖,余宁梅,吕楠[1]（2019）在《一种用于列并行ADC的改进型栅压自举开关》一文中研究指出CMOS图像传感器中列并行模数转换器(ADC)的面积受到严格限制,ADC采样保持电路中的栅压自举开关也必须满足每列的面积要求。在传统单电容型栅压自举开关的基础上,利用源极跟随器在降低开关导通电阻的同时提高了电路的可靠性;通过体效应补偿电路降低输入变化对导通电阻的影响;同时,在列共用偏置电路上增加控制开关,减少不必要的功耗。提出的电路使用UMC 0.11μm CMOS工艺实现,电源电压为3.3 V,仿真结果表明开关导通电阻降低了约28.6%,输入范围内电阻变化率小于1.2%,有效位数提高了1 bit,而面积只增加了15%。流片后测试结果显示,以20 MS/s的采样频率对1.97 MHz的输入进行采样,测得信噪比(SNR)、无杂散动态范围(SFDR)和有效位数(ENOB)分别为85.8 dB、71.1 dB和11.5 bit。(本文来源于《固体电子学研究与进展》期刊2019年03期）
骆川[2]（2018）在《一种可用于12位分段电阻型数模转换器的开关栅压自举电路的设计》一文中研究指出本文分析了影响CMOS互补开关性能的主要因素,针对12位分段电阻型数模转换器(DAC)对传输开关导通电阻的要求,设计了一种工作在3.3V电源电压下的开关栅压自举电路。该电路产生的时钟信号将作为DAC中传输VDD/2附近电压时的CMOS互补开关的控制电压。基于CSMC 0.18μm DB BCD工艺,采用spectre对电路进行了仿真。仿真结果显示,由该电路产生的时钟信号所控制的CMOS采样开关有较高的可靠性和较小的导通电阻。(本文来源于《中国集成电路》期刊2018年08期）
卞腾飞,莫冰,高城,高磊,傅文渊[3]（2018）在《一种新型栅压自举开关的设计》一文中研究指出设计一种新型自举开关(Boost Bootstrap)电路结构,应用于SAR ADC的采样保持电路中,从而实现over-rail inputrange。此结构改进了之前同种电路输入电压不能高于2*VDD的不足。采用SMIC 55nm低压工艺,电源电压0.6V,在Cadence Spectre环境下进行电路仿真。结果表明:该电路在采样期间基本保持输出电压比输入信号大1.15V,满足SAR ADC中采样保持电路的应用需求。(本文来源于《现代计算机(专业版)》期刊2018年01期）
穆敏宏,叶凡,陈勇臻[4]（2017）在《高性能栅压自举开关的设计》一文中研究指出对模数转换器中的传统开关电路的导通电阻进行了详细的理论分析,提出了一种互补型栅压自举开关电路。该电路结构相比于传统开关,通过少量的功耗代价换取了更优的频域性能,在不同工艺角下具有更好的鲁棒性,适用于先进工艺下的低电压工作环境。互补型栅压自举开关电路采用28 nm工艺设计,在1 V的电源电压下,对800 f F的负载电容进行速率为800 MS/s的采样,在低频输入下(181.25 MHz)实现的无杂散动态范围(SFDR)为89 d B,四倍奈奎斯特输入频率下(1 556 MHz)实现的SFDR为65 d B,开关电路面积为80μm×20μm。(本文来源于《半导体技术》期刊2017年09期）
毕爽君,李华芳,孙旭[5]（2017）在《自举开关电路专利技术综述》一文中研究指出本文从专利文献的角度对自举开关电路的发展进行分析,介绍了自举开关电路技术发展路线以及国内外重要技术的发展路线。(本文来源于《河南科技》期刊2017年16期）
魏榕山,张泽鹏[6]（2014）在《应用于10bit 10MSPS SAR ADC的自举采样开关的设计》一文中研究指出基于Global Foundries 0.18μm CMOS工艺,设计了一种用于10bit 10MSPS SAR ADC的栅压自举采样开关电路.讨论了互补型CMOS采样开关和传统的栅压自举采样开关的不足,提出了一种新型的栅压自举采样开关电路结构,有效地提高了该电路的可靠性.仿真结果表明:当输入信号频率接近奈奎斯特频率时,该栅压自举采样开关电路的信噪比可以达到72dB,可以适用于10bit 10MSPS SAR ADC的应用需求.(本文来源于《微电子学与计算机》期刊2014年11期）
景鑫,庄奕琪,汤华莲,张丽,杜永乾[7]（2014）在《一种新型双通道MOS开关栅压自举电路》一文中研究指出设计了一种新的低压、高速、高线性度的双通道MOS开关栅压自举电路,该电路采用同时自举NMOS和PMOS的并行结构,不但降低了MOS开关的导通电阻值,同时在输入信号的全摆幅范围内实现了常数的导通电阻;考虑了器件可靠性要求且与标准的CMOS工艺技术兼容.采用0.13μm CMOS工艺和1.2V工作电压的仿真实验表明,提出开关的导通电阻在全摆幅输入信号范围内的变化量小于4.3%;在采样频率为100MHz,输入峰峰值为1V,输入频率为100MHz时,提出开关的总谐波失真达到-88.33dB,较之传统的NMOS自举开关以及标准的CMOS传输门开关,分别提高了约-14.8dB和-29dB.设计的开关可应用于低压、高速高精度的开关电容电路中.(本文来源于《西安电子科技大学学报》期刊2014年03期）
景鑫,庄奕琪,汤华莲,戴力[8]（2013）在《采用改进自举开关的12 bit 40 MS/s流水线ADC》一文中研究指出设计了一种用于分时长期演进(TD-LTE)系统基带信号处理的12bit40MS/s无校准的流水线模数转换器(ADC).在采样保持前端设计了一种改进的栅压自举开关,有效减少了电路的非线性失真,提高了开关的线性度.设计的ADC采用全2.5bit/级架构,利用级电路缩减技术满足面积与功耗要求.芯片基于130nmCMOS(互补金属氧化物半导体)工艺流片验证,电源电压1.2V.实测整个ADC,最大INL(积分非线性)和DNL(微分非线性)误差分别为1.48LSB(最低有效位)和0.48LSB.动态特性测试结果表明:在40MS/s采样频率、-1dBFS(满度相对电平)、4.3MHz正弦输入下,设计的模数转换器信噪失真比(SNDR)达到63.55dB,无杂散动态范围(SFDR)达到76.37dB.整个ADC在40MS/s全速工作时功耗48mW,芯片面积(包含Pad)为3.1mm×1.4mm.(本文来源于《华中科技大学学报(自然科学版)》期刊2013年08期）
钱宏文,朱燕君,季惠才,陈珍海[9]（2013）在《适用于中频采样的CMOS自举采样开关》一文中研究指出分析了影响CMOS采样开关性能的非理想因素,针对中频采样A/D转换器对采样开关特性的要求,改进得到了一种新型的CMOS自举采样开关。较之传统栅压自举开关,此新型MOS采样开关能够消除由于阈值电压随输入信号变化所产生的非线性。基于0.18μm标准CMOS数模混合工艺对电路进行了模拟,模拟结果显示,在输入信号为2.39 MHz正弦波,峰峰值为2 V,采样时钟频率为100 MHz时,开关的无杂散动态范围达到116.7 dB,较之传统自举采样开关提高了15dB左右。试验结果表明该栅增压电路非常适用于高速中频采样。(本文来源于《中国电子科学研究院学报》期刊2013年02期）
杨扬,王军,邓茗诚[10]（2012）在《一种高线性度CMOS栅压自举采样开关》一文中研究指出分析了影响MOS采样开关性能的非理想因素,提出了一种新型的栅压自举采样开关,该结构不仅能通过稳定开关管的栅源电压消除导通电阻变化带来的影响,而且能通过虚拟管来消除电荷注入带来的影响。基于华润上华0.13 um标准数模混合工艺,采用Cadence软件对电路进行了模拟,模拟结果显示这种开关线性度高,适合应用于高速高精度模数转换器中。(本文来源于《通信技术》期刊2012年11期）
自举开关论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文分析了影响CMOS互补开关性能的主要因素,针对12位分段电阻型数模转换器(DAC)对传输开关导通电阻的要求,设计了一种工作在3.3V电源电压下的开关栅压自举电路。该电路产生的时钟信号将作为DAC中传输VDD/2附近电压时的CMOS互补开关的控制电压。基于CSMC 0.18μm DB BCD工艺,采用spectre对电路进行了仿真。仿真结果显示,由该电路产生的时钟信号所控制的CMOS采样开关有较高的可靠性和较小的导通电阻。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
自举开关论文参考文献
[1].张鹤玖,余宁梅,吕楠.一种用于列并行ADC的改进型栅压自举开关[J].固体电子学研究与进展.2019
[2].骆川.一种可用于12位分段电阻型数模转换器的开关栅压自举电路的设计[J].中国集成电路.2018
[3].卞腾飞,莫冰,高城,高磊,傅文渊.一种新型栅压自举开关的设计[J].现代计算机(专业版).2018
[4].穆敏宏,叶凡,陈勇臻.高性能栅压自举开关的设计[J].半导体技术.2017
[5].毕爽君,李华芳,孙旭.自举开关电路专利技术综述[J].河南科技.2017
[6].魏榕山,张泽鹏.应用于10bit10MSPSSARADC的自举采样开关的设计[J].微电子学与计算机.2014
[7].景鑫,庄奕琪,汤华莲,张丽,杜永乾.一种新型双通道MOS开关栅压自举电路[J].西安电子科技大学学报.2014
[8].景鑫,庄奕琪,汤华莲,戴力.采用改进自举开关的12bit40MS/s流水线ADC[J].华中科技大学学报(自然科学版).2013
[9].钱宏文,朱燕君,季惠才,陈珍海.适用于中频采样的CMOS自举采样开关[J].中国电子科学研究院学报.2013
[10].杨扬,王军,邓茗诚.一种高线性度CMOS栅压自举采样开关[J].通信技术.2012