双核芯片中断控制器的研究和开发

论文摘要

伴随着微型计算机不断更新换代,其硬件和软件系统都在经历着翻天覆地的变化,尤其是遵循摩尔定律的硬件集成电路的发展,其中CPU扮演着极其重要的角色。不管怎么发展,总之是以“集成度越来越高、功能越来越强、体积越来越小、主频越来越高、功耗越来越低”为趋势。中断模块作为CPU接口中必不可少的组成部分,其发展极为迅速。尤其是随着处理器向多核迈进,核与核之间的握手通信越来越复杂,中断控制器担当的任务也越来越重要。目前,在国内,多核系统中断处理的研究领域还几乎是片空白。基于这样的现状,本文提出并设计了一种供双核系统使用的中断控制器,它是基于POWERPC体系的64位RISC双核通信微处理器芯片,可以实现核2(通信处理器模块)的中断源到核1(响应中断的核)的请求,接口模块的中断源到核1的请求,24个外部信号源到核1的请求,基本解决了双核系统复杂中断的处理,完全达到了预期的目标,保证了多核之间的可靠通信。此外,在产生中断模块时钟源的过程中,提出了一种用组合逻辑电路实现高阶时钟分频的方法,并且这种方法可以达到预期的功能。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 研究背景
• 1.2 论文的主要工作及其意义
• 第二章 中断的基本概念
• 2.1 中断的定义
• 2.2 中断源
• 2.3 中断类型与类型号
• 2.4 中断矢量与矢量表
• 2.5 中断优先级
• 2.6 中断的嵌套和中断响应过程
• 2.6.1 中断的嵌套
• 2.6.2 中断响应过程
• 2.7 中断请求和中断屏蔽
• 2.7.1 中断请求
• 2.7.2 中断请求电路
• 2.7.3 中断屏蔽
• 2.8 中断服务程序和中断隐操作
• 2.9 PC微机中断系统机制
• 2.9.1 实模式下的中断机制
• 2.9.2 保护模式下的中断机制
• 第三章 几种常用的中断控制器
• 3.1 IBM-PC机8086/8088中断系统
• 3.1.1 8086/8088 CPU的中断结构体系
• 3.1.2 中断类型号和中断向量表
• 3.1.3 8086/8088中断优先级别对中断源的管理
• 3.2 INTEL 8259A低级可编程中断控制器
• 3.2.1 8259A可编程中断控制器的特点
• 3.2.2 8259A的框图和引脚
• 3.2.3 中断触发方式和中断响应过程
• 3.2.4 8259A的工作方式
• 3.2.5 8259A的命令字
• 3.2.6 芯片组内中断控制器逻辑
• 3.3 APIC高级可编程中断控制器
• 3.3.1 APIC概述
• 3.3.2 APIC中断源
• 3.3.3 局部APIC
• 3.3.4 I/O APIC
• 3.3.5 APIC总线
• 第四章 双核芯片的接口模块
• 4.1 双核芯片的接口模块简介
• 4.1.1 接口总的框图
• 4.1.2 软件看门狗定时器
• 4.1.3 时钟产生器，周期性中断定时器及定时计数器
• 4.2 高阶组合逻辑分频器的设计
• 4.2.1 目前分频器的研究背景和本设计的意义
• 4.2.2 传统4096分频
• 4.2.3 组合逻辑4096分频器
• 4.3 双核芯片中断控制器的设计
• 4.3.1 双核芯片中断控制器简介
• 4.3.2 中断源及其分类
• 4.3.3 中断配置
• 4.3.4 中断源的优先权
• 4.3.5 中断源的屏蔽
• 4.3.6 中断矢量的产生和计算
• 4.3.7 中断寄存器
• 4.3.8 测试平台的搭建和仿真
• 第五章 结束语
• 致谢
• 参考文献
• 研究成果