数字信号处理器存储器系统设计

论文摘要

存储器是数字信号处理器的关键部件。本文是一款支持超哈佛结构16位数字信号处理器(mDSP)设计项目的一部分,主要工作为该款DSP设计存储器系统,该存储器系统包括ROM、双存取SRAM、SDRAM三种存储介质和相应的存储器控制器。具体内容包括:首先,针对超哈佛总线结构数据吞吐量大的特点设计了一个控制电路,使异步单端口SRAM实现单周期双存取功能,成为双存取SRAM。双存取SRAM不仅可以满足超哈佛结构对存储带宽的需求,而且面积和功耗与单端口SRAM相差不大,即双存取SRAM以较小的面积和功耗代价换来性能的大幅度提升。其次,在现有的ROM和SDRAM、成功实现的双存取SRAM基础上设计了三个存储器控制器,使处理器通过总线可以高效访问ROM、双存取SRAM和SDRAM。本文根据所连接的存储介质的不同特点对存储器控制器进行针对性的设计并且给出了控制器内部模块的详细说明。最后,搭建了一个混合仿真环境,对整个双存取SRAM进行仿真,并且给出了单端口SRAM、双端口SRAM和双存取SRAM在面积和功耗上的比较结果,另外对三个存储器控制器分别进行仿真,证明控制器的设计行之有效,整个存储器系统与mDSP实现良好兼容。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题背景
• 1.2 DSP概述
• 1.3 DSP存储器系统的概述
• 1.3.1 DSP总线结构的概述
• 1.3.2 存储器的概述
• 1.4 本文主要工作
• 1.5 论文组织结构
• 第二章 存储器系统总体架构
• 2.1 mDSP简介
• 2.1.1 简介
• 2.1.2 总线结构
• 2.1.3 流水线结构
• 2.1.4 存储器配置
• 2.2 存储器系统总体架构的发展现状
• 2.3 总体设计
• 2.3.1 设计目标
• 2.3.2 存储器系统的总体结构
• 2.4 本章小节
• 第三章 双存取SRAM控制电路设计
• 3.1 SRAM现状
• 3.2 双存取SRAM特点
• 3.3 双存取SRAM整体结构
• 3.4 工作时序
• 3.5 控制电路设计
• 3.5.1 译码器使能信号产生电路
• 3.5.2 灵敏放大器使能信号产生电路
• 3.6 控制电路仿真
• 3.7 本章小节
• 第四章存储器控制器设计
• 4.1 存储器地址分配
• 4.2 ROM控制器
• 4.2.1 译码模块
• 4.2.2 仲裁模块
• 4.2.3 冲突检测模块
• 4.3 双存取SRAM控制器
• 4.3.1 译码模块
• 4.3.2 总线仲裁模块
• 4.3.3 地址选择模块
• 4.3.4 冲突反馈模块
• 4.3.5 数据调整模块
• 4.3.6 数据输出模块
• 4.4 SDRAM控制器
• 4.4.1 SDRAM的信号
• 4.4.2 SDRAM的命令
• 4.4.3 SDRAM的基本操作
• 4.4.4 SDRAM模式寄存器
• 4.4.5 SDRAM的初始化
• 4.4.6 SDRAM控制器的内部结构
• 4.4.7 SDRAM控制器的运行过程
• 4.5 本章小节
• 第五章验证和性能分析
• 5.1 仿真工具介绍
• 5.1.1 Modelsim
• 5.1.2 Design Compiler
• 5.1.3 VCS
• 5.1.4 NanoSim
• 5.2 NanoSim-VCS混合仿真环境
• 5.3 双存取SRAM验证测试
• 5.4 三种SRAM的功耗和面积比较
• 5.5 存储器控制器的验证
• 5.5.1 双存取SRAM控制器验证
• 5.5.2 SDRAM控制器验证
• 5.6 本章小节
• 第六章 总结与展望
• 参考文献
• 致谢
• 攻读硕士学位期间已发表或录用的论文